-
公开(公告)号：CN118784253A
公开(公告)日：2024-10-15
申请号：CN202310365614.9
申请日：2023-04-04
申请人： 昕原半导体(上海)有限公司 , 昕原半导体(杭州)有限公司 , 昕原半导体(深圳)有限公司
发明人： 高夫
摘要： 本申请提供基于CAN‑FD总线的安全通信方法和系统、电子设备及介质。所述安全通信方法包括：对所述安全通信系统中的多个普通通信节点进行合法性鉴定以筛选合法节点参与通信；和/或向所述安全通信系统中的多个普通通信节点分发通信密钥以供所述普通通信节点基于所述通信密钥进行数据加密通信。本申请采用节点合法性鉴定机制以及密钥分发机制中的至少一种来提高CAN‑FD总线通信的安全性，节点合法性鉴定机制能在通信系统启动阶段将非法节点拦截，密钥分发机制用于为通信节点分发通信密钥以基于通信密钥进行加密通信，提高通信过程中数据传输的安全性，保证通信数据不被监测，大大提高了通信安全性。
-
公开(公告)号：CN116682474A
公开(公告)日：2023-09-01
申请号：CN202310450766.9
申请日：2023-04-24
申请人： 昕原半导体(上海)有限公司 , 昕原半导体(杭州)有限公司 , 昕原半导体(深圳)有限公司
发明人： 鹿益铭
摘要： 本发明提供一种非易失性SRAM单元及数据读写方法，包括SRAM存储单元，SRAM存储单元包括第一反相器和第二反相器；第一反相器与第二反相器首尾连接构成锁存结构；RRAM电路，RRAM电路包括第三MOS管、第四MOS管和ReRAM结构；第三MOS管的非栅极的两端分别连接位线电压VBL和所述ReRAM结构的一端；第四MOS管的两端分别连接ReRAM结构的另一端和源线电压VSL；和，传输电路，传输电路基于电压负载，有选择性地将SRAM存储单元电耦合到RRAM电路。利用本发明能够解决现有技术中，使用的T/R数量较多，存在整体功耗和面积大等问题。
-
公开(公告)号：CN116600631A
公开(公告)日：2023-08-15
申请号：CN202310450651.X
申请日：2023-04-24
申请人： 昕原半导体(上海)有限公司 , 昕原半导体(杭州)有限公司 , 昕原半导体(深圳)有限公司
摘要： 本发明提供一种阻变存储器及其制备方法，在研磨后的膜层上增加了一层金属层；实现了隔离研磨后的膜层的平整度对阻变层的影响，达到使得阻变层尽量少受到环境因素的影响，从而改善阻变存储器的电性和工艺的稳定性技术效果。
-
公开(公告)号：CN116317953A
公开(公告)日：2023-06-23
申请号：CN202310280823.3
申请日：2023-03-21
申请人： 昕原半导体(上海)有限公司 , 昕原半导体(杭州)有限公司 , 昕原半导体(深圳)有限公司
摘要： 本发明提供一种自适应环路振荡器结构及信号源包括：振荡器模块基于驱动信号生成振荡信号；第一调节模块通过设置偏置电流进而输出驱动信号，并基于振荡器模块反馈的工作状态对驱动信号进行正向调节；第二调节模块基于振荡器模块反馈的工作状态对驱动信号进行反向调节；其中，基于第一调节模块与第二调节模块的调节操作，使振荡信号的工作频率与环境温度及工艺角弱相关。通过第一调节模块及第二调节模块对振荡器模块的反馈调节，使振荡信号的工作频率与环境温度及工艺角弱相关，改善了传统环路振荡器对工艺角频率偏差以及环境温度变化极为敏感的问题。结构紧凑，易于进行系统集成。
-
公开(公告)号：CN115394912A
公开(公告)日：2022-11-25
申请号：CN202210628635.0
申请日：2022-06-06
申请人： 昕原半导体(杭州)有限公司
摘要： 本发明提供一种阻变随机存储器及其制备方法，其中的阻变随机存储器包括：在底层上进行金属沉积，形成下电极金属结构，并对下电极金属结构进行刻蚀，形成规则分布的线状下电极；在下电极上形成ReRAM切换层；在ReRAM切换层上填充介电材料层，介电材料层填充在相连两ReRAM切换层之间，并覆盖ReRAM切换层设置；在介电材料层上设置下电极的金属接触，金属接触延伸至相邻的两个ReRAM切换层之间，以形成阻变随机存储器。利用上述的发明能够提高存储单元密度，避免蚀刻工艺对结构造成的损伤。
-
公开(公告)号：CN115084366A
公开(公告)日：2022-09-20
申请号：CN202210620555.0
申请日：2022-06-02
申请人： 昕原半导体(杭州)有限公司
摘要： 本发明提供了一种RRAM结构及其制备方法，其中的RRAM结构包括下层金属层以及设置在所述下层金属层上的互联铜线；在所述下层金属层上设置有覆盖所述互联铜线的低电阻率阻挡层，在所述低电阻率阻挡层上设置有RRAM单体，在所述RRAM单体的侧壁上设置有侧壁氧化物镀膜，在所述下层金属层上设置有覆盖所述RRAM单体的阻挡氧化物镀膜层。本发明提供的RRAM结构及其制备方法可以降低整体电阻并能够简化制备流程，从而显著提升RRAM电学性能并降低制备成本。
-
公开(公告)号：CN103871462B
公开(公告)日：2018-06-19
申请号：CN201310566574.0
申请日：2013-11-14
申请人： 科洛斯巴股份有限公司
IPC分类号： G11C11/56
CPC分类号： G11C7/12 , G11C5/12 , G11C7/062 , G11C11/02 , G11C11/1673 , G11C11/2297 , G11C11/34 , G11C13/0004 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/0038 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C2013/0054 , G11C2213/78 , Y10T29/41
摘要： 本发明具体涉及电阻型随机存取存储器的均衡及感测，提供了一种可以结合存储器操作来减轻潜通路电流的两端存储器架构。通过举例，可以应用电压模拟机制来将所述存储器架构的未被选定的位线动态地驱动至由选定的位线所观测得到的电压。根据这些方面，还可以将所述被选定的位线所观测到的变化施加给所述未被选定的位线。这样可以有助于减少或避免在所述被选定位线与所述未被选定的位线之间的电压差，从而减少或避免在所述存储器架构的各个位线之间的潜通路电流。此外，根据本发明的其他方面，提供基于输入/输出的配置来促进潜通路电流的减少。
-
-
公开(公告)号：CN106935703A
公开(公告)日：2017-07-07
申请号：CN201611124647.0
申请日：2016-12-08
申请人： 科洛斯巴股份有限公司
IPC分类号： H01L45/00
摘要： 本发明涉及调节接口层形成两端存储器。本发明提供了一种双端子存储器件的制造，构造和/或组装。双端子存储器件可以包括具有含硅层，界面层和活性金属层的有源区。界面层可以在含硅层上生长，并且界面层的生长可以用一氧化二氮等离子体来调节。
-
公开(公告)号：CN116612796A
公开(公告)日：2023-08-18
申请号：CN202310437421.X
申请日：2023-04-21
申请人： 昕原半导体(上海)有限公司 , 昕原半导体(杭州)有限公司 , 昕原半导体(深圳)有限公司
发明人： 周煜梁
IPC分类号： G11C13/00
摘要： 本申请提供一种比特值更新方法、计数方法、装置、介质及电子设备。所述比特值更新方法包括：获取存储在存储器中的待更新比特值组合；基于循环编码模式对所述待更新比特值组合进行更新，以获取更新后的比特值组合，所述循环编码模式下每次更新前后的两个比特值组合的汉明距离为1，在所述循环编码模式下更新比特位在一个变换周期内的变换过程为：从所述预设比特位的最低位逐位变换至所述预设比特位的最高位，所述更新比特位为在所述预设比特位中比特值发生改变的比特位。所述比特值更新方法能够通过所述循环编码模式提高存储器的寿命。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.044 秒)
