-
公开(公告)号：CN118575409A
公开(公告)日：2024-08-30
申请号：CN202280089064.6
申请日：2022-01-19
申请人： 株式会社索思未来
摘要： 本发明涉及基准电压产生电路以及半导体集成电路，基准电压产生电路具有：电阻电路(117)，具有可变电阻，该可变电阻电连接在第一节点与第二节点之间以及上述第一节点与第三节点之间，电阻值根据第一控制信号而变化；差动放大电路(116)，在上述第二节点电连接有差动输入对中的一个，在上述第三节点电连接有上述差动输入对中的另一个，在输出节点生成基准电压；电流源电路(113～115)，电连接在上述第二节点与第四节点之间以及上述第三节点与上述第四节点之间；以及调整电路(301)，与上述输出节点电连接，通过对至少两个目标电压和上述基准电压进行比较，从而生成上述第一控制信号。
-
公开(公告)号：CN112771655B
公开(公告)日：2024-08-20
申请号：CN201980063952.9
申请日：2019-09-18
申请人： 株式会社索思未来
IPC分类号： H01L21/82 , H01L25/18 , H01L27/00 , H01L27/04 , H01L21/822 , H01L25/065 , H01L25/07 , H10B80/00
摘要： 本发明提供一种在层叠有半导体芯片的半导体集成电路装置中，用于更有效地进行电源供给的新的电源布线的构造。第1半导体芯片(101)与第2半导体芯片(102)层叠。第1半导体芯片(101)的第1电源布线(13)经由多个第1通孔(21)与第2半导体芯片(102)的第2电源布线(31、33)连接。第1电源布线(13)与第2电源布线(31、33)的延伸的方向正交。
-
公开(公告)号：CN118383025A
公开(公告)日：2024-07-23
申请号：CN202180104892.8
申请日：2021-12-21
申请人： 株式会社索思未来
摘要： 合成部通过合成第1俯瞰图像与重叠图像来生成第2俯瞰图像，该第1俯瞰图像由来自设置于移动体上的多个摄像装置的图像合成而成，该重叠图像由蓄积图像生成并与移动体重叠。系数计算部，在第1俯瞰图像与重叠图像的边界部，根据第1俯瞰图像及蓄积图像的画质信息，计算用于对重叠图像的画质进行校正的校正系数。校正部根据校正系数对合成部合成的重叠图像的画质进行校正。由此，能够减轻由第1俯瞰图像与不被包含在第1俯瞰图像中的重叠图像合成的图像成为不自然的图像的情况。
-
公开(公告)号：CN118355485A
公开(公告)日：2024-07-16
申请号：CN202280080227.4
申请日：2022-11-30
申请人： 株式会社索思未来
发明人： 岩堀淳司
IPC分类号： H01L21/82 , H01L21/3205 , H01L21/768 , H01L21/8238 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/092
摘要： 半导体芯片(101、102)层叠起来，半导体芯片(101)的背面与半导体芯片(102)的主面相对。半导体芯片(101)包括形成在埋入式布线层中且沿X方向延伸且在Y方向上相邻的电源布线(11、12)，且包括设在电源布线(11、12)与芯片背面之间的接触孔(41、42)和设在信号布线与芯片背面之间的接触孔(51、52)。俯视时，接触孔(51、52)在Y方向上与电源布线(11)有重合，且在X方向上位于与接触孔(41、42)不同的位置。
-
公开(公告)号：CN113711624B
公开(公告)日：2024-06-07
申请号：CN202080030000.X
申请日：2020-01-17
申请人： 株式会社索思未来
发明人： 宫阪修二
IPC分类号： H04R25/00 , G10L21/0332 , G10L21/034 , G10L21/0364 , H03G7/00
摘要： 声音处理装置(10)具备：预处理部(30)，从来自第1麦克风(20)的第1电信号提取声音频带的信号，输出第1输出信号；第1控制部(50)，生成第1放大系数，通过将第1放大系数与第1输出信号相乘，从而对第1输出信号的强度的动态范围进行压缩，并且以第1时间常数对第1放大系数进行平滑处理从而生成第1修正放大系数；以及第1乘法运算部(44)，将第1修正放大系数与第1输出信号相乘，关于第1时间常数，在第1输出信号的强度增大的情况下，第1时间常数为第1上升时间常数，在第1输出信号的强度减小的情况下，第1时间常数为第1下降时间常数，第1上升时间常数为，听力低下者的听觉的时间分辨率以上、且小于使听力低下者引发重振现象的声音的持续时间。
-
公开(公告)号：CN117957928A
公开(公告)日：2024-04-30
申请号：CN202280063274.8
申请日：2022-09-29
申请人： 株式会社索思未来
IPC分类号： H10B10/00 , H01L21/82 , H01L21/822 , H01L27/04
摘要： 一种半导体装置，具有位于周边电路区域和比特单元区域与周边电路区域和比特单元区域之间的分离区域。周边电路区域用的第1电源开关电路，与第1电源线和在基板设置的第2电源线及第1接地线连接，并将第1电源线与第2电源线连接。比特单元区域用的第2电源开关电路，与第3电源线、第4电源线和在所述基板设置的第2接地线连接，并将第3电源线与第4电源线连接。由此，能在具有设置在基板上的电源线和接地线的SRAM中适当地配置电源开关电路。
-
公开(公告)号：CN117641138A
公开(公告)日：2024-03-01
申请号：CN202311048359.1
申请日：2023-08-18
申请人： 株式会社索思未来
摘要： 本发明提供一种图像处理装置和图像处理方法，其降低对图像数据的图像处理所施加的负荷。图像处理装置包括：分离处理部，其用于将通过拜耳阵列的图像传感器获取的第一图像数据，分离为第二图像数据和第三图像数据，所述第二图像数据包含亮度信息，所述第三图像数据包含颜色信息，且分辨率比所述第一图像数据和所述第二图像数据小，所述第三图像数据的像素阵列中，对于在水平方向和垂直方向分别包含2个像素的每个区域，一个对角上的2个像素为相同种类，另一个对角上的2个像素为不同种类，且所述另一个对角上的2个像素与所述一个对角上的2个像素为不同种类。
-
公开(公告)号：CN113196463B
公开(公告)日：2024-03-01
申请号：CN201980083427.3
申请日：2019-12-18
申请人： 株式会社索思未来
发明人： 白木阳子
IPC分类号： H01L21/82 , H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/088 , H01L21/8238 , H01L27/092 , H01L29/06
摘要： 提供一种使用了CFET(Complementary FET)的标准单元的版图构造。俯视时在电源布线(11、12)之间存在立体构造晶体管即晶体管(P1、N1)，晶体管(N1)在深度方向上形成在比晶体管(P1)靠上的位置。局部布线(42)与晶体管(P1)的源极或漏极相连，局部布线(44)与晶体管(N1)的源极或漏极相连。局部布线(42、44)沿Y方向延伸，当俯视时彼此相重叠，并且当俯视时均与电源布线(11、12)重叠。(56)对比文件CN 103035639 A,2013.04.10CN 103890929 A,2014.06.25CN 108807367 A,2018.11.13CN 108987396 A,2018.12.11CN 1945830 A,2007.04.11JP 2001068552 A,2001.03.16JP H10173055 A,1998.06.26WO 2018025580 A1,2018.02.08
-
公开(公告)号：CN116830257A
公开(公告)日：2023-09-29
申请号：CN202280014374.1
申请日：2022-01-24
申请人： 株式会社索思未来
发明人： 小室秀幸
IPC分类号： H01L21/82
摘要： 半导体集成电路装置包括具有鳍式FET的多个单元。构成鳍式FET的多个鳍(21A、21B、22A、22B)沿X方向延伸，并且布置于在Y方向上等间距分布的假想网格线(GL)上。单元包括埋入式电源布线(11A、11B、12A、12B)。Y方向上的尺寸较大的单元包括宽度较大的埋入式电源布线(11B、12B)。埋入式电源布线(11A、11B、12A、12B)在Y方向上的中央位置位于假想网格线(GL)上，或者，位于相邻的假想网格线之间的中央位置上。
-
-
-
-
-
-
-
-
-
搜索结果
2039 条记录 (耗时 1.018 秒)
