-
公开(公告)号：CN118519689A
公开(公告)日：2024-08-20
申请号：CN202410184896.7
申请日：2024-02-19
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F9/38
摘要： 本申请公开一种芯片调试方法、服务终端、系统及计算机可读存储介质，该方法应用于服务终端，该芯片调试方法包括：接收第一操作命令；确定第一操作命令的操作逻辑和执行时长；根据第一操作命令的操作逻辑和执行时长对第一操作命令进行拆分，获得多个第二操作命令；根据多个第二操作命令的优先级对多个第二操作命令进行排序，获得第一命令队列；接收第三操作命令；在第三操作命令的优先级大于第一命令队列中待执行的一个或多个第二操作命令的优先级的情况下，根据第三操作命令的优先级将第三操作命令插入到第一命令队列，获得第二命令队列；根据第二命令队列向待调试芯片发送操作命令。本申请实施例中，可以提高芯片的调试效率和灵活性。
-
公开(公告)号：CN118518212A
公开(公告)日：2024-08-20
申请号：CN202410594162.6
申请日：2024-05-14
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G01K1/02
摘要： 本申请公开了一种温度报警电路，涉及集成电路技术领域，温度报警电路包括：电流源模块、驱动模块和至少一个三极管，所述三极管的基极端连接至所述驱动模块，所述三极管的集电极端连接至所述电流源模块，所述三极管的发射极端接地，所述电流源模块还与所述驱动模块连接，其中，三极管用于产生大小可变的集电极电流，且集电极电流与环境温度之间具有负相关的变化关系。因此，本申请提供的一种温度报警电路，利用了三极管集电极电流与温度呈负相关变化相关的特点，当环境温度上升到使集电极电流小于第一基准电流时，输出报警信号以触发报警，实现温度报警所需的电路元件少，提高了电路稳定性。
-
公开(公告)号：CN113705140B
公开(公告)日：2024-07-30
申请号：CN202110813940.2
申请日：2021-07-19
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F30/34
摘要： 本发明提出一种芯片验证方法、系统、设备及存储介质，该方法包括：获取目标芯片所有被测试设计的验证参数；对于当前被测试设计，利用当前被测试设计的验证参数更新脚本；基于验证平台顶层和脚本，对当前被测试设计进行验证，并将下一被测试设计重新作为当前被测试设计，重复上述步骤，直到对所有被测试设计完成验证，以对目标芯片的设计进行验证。本发明实施例在目标芯片有多个被测试设计进行功能测试时，只需要更改脚本文件中的验证参数即可，避免了现有技术中利用人工进行端口连接这样重复性的劳动，从而节约了芯片验证时间，提高了芯片验证效率。
-
公开(公告)号：CN111931452B
公开(公告)日：2024-07-26
申请号：CN202010681863.5
申请日：2020-07-15
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F30/394 , G06F30/392 , G06F30/34 , G06F30/3312
摘要： 本申请实施例提供了一种数据路径的修复方法、FPGA电路、FPGA电路设计装置，涉及FPGA电路设计技术领域，可增大数据信号的延时，避免因违例时序电路影响FPGA电路的功能。该数据路径的修复方法，包括：当FPGA电路中的时序路径为违例时序路径时，重新对所述时序路径中的至少一条布线路径进行迭代布线，以延长所述时序路径的长度，直至所述时序路径修复成功或达到预设迭代次数。
-
公开(公告)号：CN112038405B
公开(公告)日：2024-06-18
申请号：CN202010838970.4
申请日：2020-08-19
申请人： 深圳市紫光同创电子有限公司
发明人： 翟永成
IPC分类号： H01L29/78 , H01L21/336 , H10B10/00
摘要： 本申请实施例提供了一种场效应晶体管及其制备方法、静态随机存储器、集成电路，涉及电学技术领域，可以解决漏电问题。该场效应晶体管包括半导体衬底、设置于所述半导体衬底上的掺杂层、有源层、以及绝缘层；所述掺杂层包括位于源区的第一掺杂部和位于漏区的第二掺杂部，所述第一掺杂部与所述第二掺杂部分设于所述有源层两侧、且与所述有源层直接接触；所述绝缘层设置于所述掺杂层的底面与所述半导体衬底之间。
-
公开(公告)号：CN118193360A
公开(公告)日：2024-06-14
申请号：CN202410157684.X
申请日：2024-02-01
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F11/36
摘要： 本申请公开一种芯片调试方法、用户终端、系统及计算机可读存储介质，该方法应用于用户终端，用户终端包括界面部和逻辑处理部，界面部部署有多个调试功能，逻辑处理部包括多个处理部，该方法包括：界面部响应于用户针对多个调试功能中目标调试功能的调试操作，在多个处理部中确定目标调试功能所需处理部得到第一处理部，根据目标调试功能生成调试指令，向第一处理部发送调试指令；逻辑处理部通过第一处理部根据调试指令生成调试命令，向服务终端发送调试命令，调试命令用于服务终端调试目标调试功能。本申请实施例中，可以提高芯片调试的灵活性。
-
公开(公告)号：CN111931441B
公开(公告)日：2024-06-11
申请号：CN202010675974.5
申请日：2020-07-14
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F30/34 , G06F30/3312 , G06F30/392 , G06F30/394
摘要： 本申请实施例公开了一种FPGA快速进位链时序模型的建立方法、装置以及介质，涉及芯片设计领域。该方法包括：获取FPGA的多个全加器，所述全加器包括LUT模块和CARRY模块；将所述多个全加器划分为多个模块组，其中，所述多个模块组中的每个模块组包括至少一个所述全加器；获取所述多个模块组中每个模块组对应的时序模型；基于所述多个模块组中每个模块组对应的时序模型，建立所述FPGA的快速进位链时序模型。本申请能够准确地对FPGA中的快速进位链进行时序建模，提升时序分析的准确性。
-
公开(公告)号：CN118069554A
公开(公告)日：2024-05-24
申请号：CN202410155063.8
申请日：2024-01-31
申请人： 深圳市紫光同创电子有限公司
摘要： 本申请公开了一种物理层架构中的数据传输电路、芯片及电子设备，该电路包括发送通路、接收通路、输入输出缓冲单元和测试通路；发送通路用于接收第一数据和第一数据的数据选通信号进行处理并输出；输入输出缓冲单元用于接收第一数据和第一数据的数据选通信号进行缓冲驱动；及用于接收第二数据和第二数据的数据选通信号进行缓冲驱动；测试通路用于将第一数据和第一数据的数据选通信号分别输出至接收通路和物理层架构的数据选通信号逻辑处理模块；及用于将第二数据和第二数据的数据选通信号分别输出至接收通路和数据选通信号逻辑处理模块；接收通路用于接收第一数据或第二数据进行处理并输出。本申请提高了物理层架构的环回测试效率，减少测试成本。
-
公开(公告)号：CN118041314A
公开(公告)日：2024-05-14
申请号：CN202410155434.2
申请日：2024-01-31
申请人： 深圳市紫光同创电子有限公司
摘要： 本申请公开了一种差分时钟占空比检测电路，该电路包括：时钟控制模块，用于接收输入时钟，根据输入时钟生成第一时钟、第二时钟和第三时钟；差分滤波模块，用于接收第一差分时钟和第二差分时钟，根据第一时钟控制第一差分时钟和第二差分时钟滤波，以生成第一滤波信号和第二滤波信号；共模偏置模块，用于根据第二时钟生成共模偏置电压，以为第一滤波信号和第二滤波信号提供共模偏置电压；积分放大模块，用于根据输入时钟控制第一滤波信号和第二滤波信号进行积分放大，以生成第一积分信号和第二积分信号；比较模块，用于根据第三时钟控制第一积分信号和第二积分信号进行比较以生成比较信号。本申请提高了差分时钟占空比的检测精度，减小了电路面积。
-
公开(公告)号：CN113919266B
公开(公告)日：2024-04-30
申请号：CN202111117624.8
申请日：2021-09-23
申请人： 深圳市紫光同创电子有限公司
IPC分类号： G06F30/347 , G06V10/762 , G06V10/764
摘要： 本发明公开了一种可编程器件的时钟规划方法、装置、电子设备及存储介质，属于集成电路领域。它包括开始；收集硬件信息；确定各个时钟电路单元之间的连接关系；对各个时钟电路单元进行聚类；设置各个时钟电路的规划顺序；按制定的规划顺序规划各个时钟电路；对整个时钟电路的规划结果进行调整优化；结束。本发明简化了时钟规划过程，提高了时钟规划速度，不仅计算方法较简单，计算量不大、灵活性高、能对时钟资源进行合理放置，而且降低了时钟规划的实现难度、减少了运行时间，能适应更多应用场景。
-
-
-
-
-
-
-
-
-
搜索结果
592 条记录 (耗时 0.416 秒)