-
公开(公告)号：CN1533025A
公开(公告)日：2004-09-29
申请号：CN200410029610.0
申请日：2004-03-19
申请人： 精工爱普生株式会社
摘要： 本发明提供可存储计时的累计工作时间且即使电源被切断也不会使其消失的振荡器和使用该振荡器的电子机器。该振荡器通过外部电源或通过来自外部的保存用电源进行动作，具有：时钟信号生成部，生成和输出时钟信号；电源接通检测部，对接通了外部电源进行检测；电源切断检测部，对切断了外部电源进行检测；工作时间计时部，对从输入了电源接通检测信号的时刻到输入了电源切断检测信号的时刻的工作时间进行计时；存储单元，存储接通外部电源的时刻之前的累计工作时间；和控制部，在输入了电源切断检测信号的时刻，读取工作时间，同时从存储单元中读出累计工作时间，把工作时间和累计工作时间相加，把该相加结果作为累计工作时间存储在存储单元内。
-
公开(公告)号：CN107636967A
公开(公告)日：2018-01-26
申请号：CN201680029195.X
申请日：2016-05-19
申请人： 思睿逻辑国际半导体有限公司
CPC分类号： H03K23/54 , G04F10/02 , H03K3/0315 , H03K3/0372 , H03L7/0891 , H03L7/0995 , H03M1/50
摘要： 分频器或计数器的电路可包括具有用于划分输入频率(Vin,202)以得到输出频率的多个环(210,220,230)的分频器(200)。第一和第二环(210,220)可包括奇数编号的多个元件，例如反相器，其中环的每个反相器耦合到在循环链中环的另一反相器。输入频率(Vin,202)可被输入到第一环(210)的反相器(212A-N)的电源输入。第二环形反相器(222A-N)可在电源输入处耦合到第一环形反相器的输出节点，其导致第二环在由(N-1)给出的第一频率的除法速率下操作，其中N是在环中的反相器的数量。电路可被使用在分频器和计数器中，例如锁相环(PLL)和模数转换器(ADC)。
-
公开(公告)号：CN109656123A
公开(公告)日：2019-04-19
申请号：CN201811583156.1
申请日：2018-12-24
申请人： 成都天奥电子股份有限公司
IPC分类号： G04F10/02
CPC分类号： G04F10/02
摘要： 本发明公开一种基于数学组合运算的高精度时差测量与产生方法，包括时差测量步骤：多路系统时钟信号产生；外部输入脉冲信号，经过输入延迟线组产生多路逐步延迟脉冲信号；通过多路系统时钟信号对多路延迟脉冲信号进行状态采集，计算出时差；时差产生步骤：外部输入脉冲信号，与本地脉冲信号进行时差测量，得出测量结果；根据测量结果，对测量结果、输出延迟线组的延迟时间、调相值、输出驱动系统时钟通道进行数学组合运算，配置对应参数，调整输出的脉冲信号，使其输出脉冲信号与输入脉冲信号的相位差按照预定设置运行。本发明可以达到1ps甚至fs量级的时差的高精密测量和相位高精度可调的脉冲信号，硬件电路实现简单，软件算法上实现简单。
-
公开(公告)号：CN106527100A
公开(公告)日：2017-03-22
申请号：CN201610948469.7
申请日：2016-10-26
申请人： 中颖电子股份有限公司
IPC分类号： G04F10/02
CPC分类号： G04F10/02
摘要： 本发明提供了一种抗漏电干扰的可调计时电路。抗漏电干扰的可调计数电路包括：比较器，用于将外接电容的电压与一预设的电压阈值进行比较并输出比较结果；逻辑电路，具有接收时钟信号的端口，能接收使能信号、所述比较器的输出信号以及时钟信号，并输出控制信号，其中，逻辑电路从使能信号有效且外接电容开始充电开始，直到外接电容的电压到达预设的电压阈值的这段时间内对时钟信号进行计数，并获得第一计数值；逻辑电路对第一计数值进行调整，并输出控制信号；受控计数器，用于接收欲延迟的输入信号以及控制信号，并根据控制信号进行计数，当计数至第二计数值时，受控计数器才输出输入信号，其中，第二计数值由逻辑电路输出的控制信号所确定。
-
-
-
搜索结果
4 条记录 (耗时 0.011 秒)
