用于多串电池级联的保护电路

    公开(公告)号:CN103022981B

    公开(公告)日:2014-09-03

    申请号:CN201210586521.0

    申请日:2012-12-28

    IPC分类号: H02H7/18

    摘要: 本发明提供一种用于多串电池级联的保护电路,包括芯片端口耐压保护电路,其第一电阻接电池包负端和第一二极管负端,第一二极管正端接对地端;第一NMOS管漏端接第一二极管负端,源端和衬底短接并接电池包负端检测端,栅端接电源端;第二NMOS管栅端接充电管控制端,源端和衬底短接并接对地端,漏端接第二电阻,第二电阻另接电源端;PMOS管栅端接第二NMOS管漏端,源端和衬底短接并接电源端,漏端接第二二极管正端;第二二极管负端接充电管栅端;充电管源端和衬底短接并接电池包负端,漏端接放电管漏端;放电管源端与衬底短接并接对地端,栅端接放电管控制端。本发明避免极高正压和极低负压进入电池保护芯片,实现安全可靠的多串电池保护方案。

    一种电压比较电路
    2.
    发明授权

    公开(公告)号:CN113364436B

    公开(公告)日:2023-11-07

    申请号:CN202110703622.0

    申请日:2021-06-24

    IPC分类号: H03K5/22

    摘要: 本发明提供了一种电压比较电路,包括:比较器和基准电压产生电路,其中,所述比较器与所述基准电压产生电路复用;所述比较器包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一晶体管Q1、第二晶体管Q2;所述基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2、第三晶体管Q3。当所述比较器翻转时,第二晶体管Q2的基极电压作为所述比较器的INN端的基准电压,且基准电压为第二电阻R2上的压降与第三晶体管Q3的发射极‑基极电压之和。

    一种电压比较电路
    3.
    发明公开

    公开(公告)号:CN113364436A

    公开(公告)日:2021-09-07

    申请号:CN202110703622.0

    申请日:2021-06-24

    IPC分类号: H03K5/22

    摘要: 本发明提供了一种电压比较电路,包括:比较器和基准电压产生电路,其中,所述比较器与所述基准电压产生电路复用;所述比较器包括第一PMOS场效应管MP1、第二PMOS场效应管MP2、第三PMOS场效应管MP3、第一偏置电流源Ib1、第二偏置电流源Ib2、以及第一晶体管Q1、第二晶体管Q2;所述基准电压产生电路包括第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2、第三晶体管Q3。当所述比较器翻转时,第二晶体管Q2的基极电压作为所述比较器的INN端的基准电压,且基准电压为第二电阻R2上的压降与第三晶体管Q3的发射极‑基极电压之和。

    一种抗漏电干扰的可调计时电路

    公开(公告)号:CN106527100B

    公开(公告)日:2019-01-15

    申请号:CN201610948469.7

    申请日:2016-10-26

    IPC分类号: G04F10/02

    摘要: 本发明提供了一种抗漏电干扰的可调计时电路。抗漏电干扰的可调计时电路包括:比较器,用于将外接电容的电压与一预设的电压阈值进行比较并输出比较结果;逻辑电路,具有接收时钟信号的端口,能接收使能信号、所述比较器的输出信号以及时钟信号,并输出控制信号,其中,逻辑电路从使能信号有效且外接电容开始充电开始,直到外接电容的电压到达预设的电压阈值的这段时间内对时钟信号进行计数,并获得第一计数值;逻辑电路对第一计数值进行调整,并输出控制信号;受控计数器,用于接收欲延迟的输入信号以及控制信号,并根据控制信号进行计数,当计数至第二计数值时,受控计数器才输出输入信号,其中,第二计数值由逻辑电路输出的控制信号所确定。

    适用于多种锂电池保护方案的欠压保护负载锁存电路

    公开(公告)号:CN104300509B

    公开(公告)日:2017-03-08

    申请号:CN201410607065.2

    申请日:2014-10-31

    IPC分类号: H02H7/18

    摘要: 本发明提供一种适用于多种锂电池保护方案的欠压保护负载锁存电路,包括欠压检测电路和负载/充电器检测电路;在后者中,第一比较器正输入端接负载检测基准电压,负输入端接负载检测端;第二比较器正输入端接第一充电器检测基准电压,负输入端接充电器检测端;第三比较器正输入端接充电器检测端,负输入端接第二充电器检测基准电压;三输入或门输入端接三个比较器的输出端,输出端接滤波电路输入端;D触发器时钟端接滤波电路输出端,复位端接非欠压状态端,Q端接欠压释放端;高压NMOS管栅极接欠压状态端,源极接地,漏极经过第一电阻与负载检测端连接;高压PMOS管栅极接非欠压状态端,源极接电源端,漏极经过第二电阻与充电器检测端连接。

    提升检测精度的电路测试装置和方法

    公开(公告)号:CN113504457B

    公开(公告)日:2024-05-28

    申请号:CN202110772693.6

    申请日:2021-07-08

    IPC分类号: G01R31/28 G01R31/30 G01R1/28

    摘要: 本发明提供了提升检测精度的电路测试装置和方法。晶圆测试接口通过一控制信号来控制测试模式控制逻辑模块;测试模式控制逻辑模块根据控制信号控制切换模块选择将基准信号还是检测模块的输出传送到检测输出端;在初始晶圆测试时,切换模块选择将基准信号传到检测输出端进行测试;若基准信号与零温度点基准信号有误差,则对基准信号进行档位调节,直至调节为零温度点基准信号,随后控制切换模块选择将检测模块的输出与检测输出端连接;检测模块将待测信号与经档位调节后所得到的零温度点基准信号进行比较,测得检测阈值的初始值;其中,对所述基准信号的档位调节以及对所述检测阈值的初始值的修调通过单次烧写熔丝同时实现。

    一种电池保护系统
    7.
    发明授权

    公开(公告)号:CN104953558B

    公开(公告)日:2018-08-24

    申请号:CN201510464350.8

    申请日:2015-07-31

    发明人: 白胜天 张树晓

    IPC分类号: H02H7/18 H02J7/00

    摘要: 本发明提供了一种电池保护系统。所述电池保护系统保护(n+1)×m节电池,所述电池保护系统包括:一主电池保护芯片,与m节电池耦接;n块从电池保护芯片S1‑Sn,各从电池保护芯片与相应的m节电池耦接;其中,所述主电池保护芯片和所述n块从电池保护芯片各自包括通讯模块,所述主电池保护芯片的通讯模块与所述从电池保护芯片的通讯模块之间、以及各从电池保护芯片的通讯模块之间,均由邦定(bonding)线进行内部级联。

    一种电池保护电路
    8.
    发明公开

    公开(公告)号:CN106684965A

    公开(公告)日:2017-05-17

    申请号:CN201611024799.3

    申请日:2016-11-16

    发明人: 白胜天 张树晓

    IPC分类号: H02J7/00

    摘要: 本发明提供一种电池保护电路,包括:异常检测模块,用于检测所述电池是否发生异常工况,并响应于异常工况输出异常标志信号,响应于异常工况的解除停止所述异常标志信号的输出;计时电容和电容充电模块,所述电容充电模块响应于所述异常标志信号对所述计时电容进行充电;计时器,响应于所述异常标志信号进行计时;以及断路模块,当所述计时电容的电压大于等于预定电压阈值或者所述计时器的计时时间大于预定计时阈值时,切断电池工作通路。

    一种抗漏电干扰的可调计时电路

    公开(公告)号:CN106527100A

    公开(公告)日:2017-03-22

    申请号:CN201610948469.7

    申请日:2016-10-26

    IPC分类号: G04F10/02

    CPC分类号: G04F10/02

    摘要: 本发明提供了一种抗漏电干扰的可调计时电路。抗漏电干扰的可调计数电路包括:比较器,用于将外接电容的电压与一预设的电压阈值进行比较并输出比较结果;逻辑电路,具有接收时钟信号的端口,能接收使能信号、所述比较器的输出信号以及时钟信号,并输出控制信号,其中,逻辑电路从使能信号有效且外接电容开始充电开始,直到外接电容的电压到达预设的电压阈值的这段时间内对时钟信号进行计数,并获得第一计数值;逻辑电路对第一计数值进行调整,并输出控制信号;受控计数器,用于接收欲延迟的输入信号以及控制信号,并根据控制信号进行计数,当计数至第二计数值时,受控计数器才输出输入信号,其中,第二计数值由逻辑电路输出的控制信号所确定。

    适用于多种锂电池保护方案的欠压保护负载锁存电路

    公开(公告)号:CN104300509A

    公开(公告)日:2015-01-21

    申请号:CN201410607065.2

    申请日:2014-10-31

    IPC分类号: H02H7/18

    摘要: 本发明提供一种适用于多种锂电池保护方案的欠压保护负载锁存电路,包括欠压检测电路和负载/充电器检测电路;在后者中,第一比较器正输入端接负载检测基准电压,负输入端接负载检测端;第二比较器正输入端接第一充电器检测基准电压,负输入端接充电器检测端;第三比较器正输入端接充电器检测端,负输入端接第二充电器检测基准电压;三输入或门输入端接三个比较器的输出端,输出端接滤波电路输入端;D触发器时钟端接滤波电路输出端,复位端接非欠压状态端,Q端接欠压释放端;高压NMOS管栅极接欠压状态端,源极接地,漏极经过第一电阻与负载检测端连接;高压PMOS管栅极接非欠压状态端,源极接电源端,漏极经过第二电阻与充电器检测端连接。