公开(公告)号：CN103827840A

公开(公告)日：2014-05-28

申请号：CN201180073779.4

申请日：2011-09-29

申请人： 英特尔公司

发明人： C.王 ,  Y.吴 ,  J.钟

IPC分类号： G06F13/14 ,  G06F12/00 ,  G06F9/30

CPC分类号： G06F3/065 ,  G06F9/30116 ,  G06F9/30123 ,  G06F9/3863

摘要： 本公开的实施例描述一种处理器，其可以包括耦合到影子寄存器堆和控制寄存器的拷贝电路。所述拷贝电路可以被配置成按正向或反向的方向将内容从多个寄存器的范围拷贝到影子寄存器堆的影子范围。所述正向或反向的方向可以至少部分地基于被存储在所述控制寄存器中的值。

公开(公告)号：CN101819518B

公开(公告)日：2013-09-11

申请号：CN200910008371.3

申请日：2009-02-26

申请人： 国际商业机器公司

发明人： 戈弋 ,  侯锐 ,  王华勇

IPC分类号： G06F9/38

CPC分类号： G06F9/30105 ,  G06F9/30116 ,  G06F9/3834 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/3863 ,  G06F9/528

摘要： 本发明提供了一种在事务内存中快速保存上下文的方法和装置，事务内存包括多个体系结构寄存器和数量多于体系结构寄存器的物理寄存器，该方法包括：建立映射表，其包括与体系结构寄存器一一对应的多个表项，每个表项包含映射到多个体系结构寄存器的多个第一物理寄存器的索引和影子比特；当在事务处理中检测到体系结构寄存器的更新、且影子比特为无效值时，将影子比特设为有效值，并利用第一物理寄存器的索引为体系结构寄存器设置影子寄存器；和向影子寄存器映射一第二物理寄存器，以保存更新处理产生的修改值，并由体系结构寄存器对应的第一物理寄存器保存更新处理前的原值。本发明的方法减少了上下文保存/恢复的开销，提高了程序的简易性。

公开(公告)号：CN101501633A

公开(公告)日：2009-08-05

申请号：CN200780029199.9

申请日：2007-08-02

申请人： 高通股份有限公司

发明人： 林任从 ,  爱辛·阿尔弗雷德·郭 ,  徐迪藻

IPC分类号： G06F9/30 ,  G06F9/46 ,  G01R31/317 ,  G06F9/38

CPC分类号： G06F9/30123 ,  G01R31/31853 ,  G01R31/318533 ,  G06F9/30116 ,  G06F9/30141 ,  G06F9/3863 ,  G06F9/462

摘要： 本发明提供一种改变执行上下文的方法，其包含接收上下文选择输入。在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将所述阴影执行上下文的第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中及将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。在特定实施例中，所述方法可包含接收测试模式选择及将例如扫描测试或自动测试型式所生成的数据等测试数据移位到测试输出。

公开(公告)号：CN1307536C

公开(公告)日：2007-03-28

申请号：CN200410069611.8

申请日：1998-09-04

申请人： 摩托罗拉公司

发明人： 威廉姆·C.·莫耶 ,  约翰·阿兰德斯 ,  杰夫里·W.·斯考特

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3012 ,  G06F9/30116 ,  G06F9/3861 ,  G06F9/3879 ,  G06F9/3881

摘要： 本发明涉及一种将一个处理器与一个协处理器相接口的方法和装置。其中，一个处理器(12)向协处理器(14)的接口，它支持多个协处理器(14，16)，用于使用编译器生成软件类型函数调用和返回，指令执行，以及可变加载和存储接口指令。在一个双向共享总线(28)上，或是通过寄存器窥探和广播显式地，或者通过函数调用和返回以及可变加载和存储接口指令隐式地，在处理器(12)和协处理器(14)之间移动数据。在断言一个执行信号之前，通过否定一个译码信号，指示已译码的指令删除来提供流水线操作。

公开(公告)号：CN1135469C

公开(公告)日：2004-01-21

申请号：CN99812768.X

申请日：1999-10-25

申请人： 艾利森电话股份有限公司

发明人： R·N·奈洛尔

IPC分类号： G06F9/38

CPC分类号： G06F9/30116 ,  G06F9/30098 ,  G06F9/30123 ,  G06F9/3879 ,  G06F15/167

摘要： 一种用于一个计算机上的处理设备，包括：用于处理一个第一指令组的该第一处理器装置(1)；和用于处理一个第二指令组的第二处理器装置(2)，第二指令组是第一指令组的子组，其中将第二处理器装置(2)设置成可接收控制信号并根据这些控制信号对指令进行处理而不参考第一处理器装置。

公开(公告)号：CN1325511A

公开(公告)日：2001-12-05

申请号：CN99812768.X

申请日：1999-10-25

申请人： 艾利森电话股份有限公司

发明人： R·N·奈洛尔

IPC分类号： G06F9/38

CPC分类号： G06F9/30116 ,  G06F9/30098 ,  G06F9/30123 ,  G06F9/3879 ,  G06F15/167

摘要： 一种用于一个计算机上的处理设备,包括:用于处理一个第一指令组的该第一处理器装置(1);和用于处理一个第二指令组的第二处理器装置(2),第二指令细是笫一指令组的子组,其中将第二处理器装置(2)设置成可接收控制信号并根据这些控制信号对指令进行处理而不参考第一处理器装置。

公开(公告)号：CN103827840B

公开(公告)日：2017-09-12

申请号：CN201180073779.4

申请日：2011-09-29

申请人： 英特尔公司

发明人： C.王 ,  Y.吴 ,  J.钟

IPC分类号： G06F13/14 ,  G06F12/00 ,  G06F9/30

CPC分类号： G06F3/065 ,  G06F9/30116 ,  G06F9/30123 ,  G06F9/3863

摘要： 本公开的实施例描述一种处理器，其可以包括耦合到影子寄存器堆和控制寄存器的拷贝电路。所述拷贝电路可以被配置成按正向或反向的方向将内容从多个寄存器的范围拷贝到影子寄存器堆的影子范围。所述正向或反向的方向可以至少部分地基于被存储在所述控制寄存器中的值。

公开(公告)号：CN101356497A

公开(公告)日：2009-01-28

申请号：CN200680050695.8

申请日：2006-11-13

申请人： 高通股份有限公司

发明人： 厄平德·辛格·巴贝尔 ,  罗希特·卡普尔

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30123 ,  G06F9/30101 ,  G06F9/30116 ,  G06F9/30134 ,  G06F9/30138

摘要： 在影子寄存器堆系统中，一个或一个以上影子寄存器堆(SRF)插入在物理寄存器堆(PRF)与后备存储器(BS)之间。所述SRF包括串联连接成距所述PRF任意深度的链的双端口寄存器。寄存器保存引擎可随机存取所述链中最终SRF中的寄存器的一个端口，并在所述最终SRF与例如RAM的所述BS之间保存/恢复数据。在PRF寄存器被从调用过程解除分配以供被调用的过程使用时，数据从所述PRF中的多端口寄存器串行移位通过SRF中的连续的对应双端口寄存器，且在所述PRF寄存器被重新分配给调用过程时，朝所述多端口寄存器串行移位返回。由于没有任何过程可存取多于所述PRF中寄存器数目的寄存器，因此通过使用成本较低的双端口寄存器增加了所述PRF的有效大小。

公开(公告)号：CN101324841A

公开(公告)日：2008-12-17

申请号：CN200810125990.6

申请日：2008-06-16

申请人： 国际商业机器公司

发明人： 唐·Q·古延 ,  杭·Q·利

IPC分类号： G06F9/38

CPC分类号： G06F9/3885 ,  G06F9/30105 ,  G06F9/30116 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/30181 ,  G06F9/3802 ,  G06F9/3814 ,  G06F9/3851

摘要： 提供了一种用于增强处理单元中的独立加载的执行的方法、系统和计算机程序产品。该处理单元从第一缓冲器按序分派第一组指令用于执行。该处理单元从第一组指令的执行接收更新的结果。该处理单元在第一寄存器中用更新的结果更新与第一组指令中的每个指令相关联的至少一个寄存器项目。该处理单元确定来自所述第一缓冲器的所述第一组指令是否已经完成执行。响应于来自所述第一缓冲器的所述第一组指令的完成执行，该处理单元将来自第一寄存器的一组项目复制到第二寄存器。

公开(公告)号：CN1291316C

公开(公告)日：2006-12-20

申请号：CN200310118000.3

申请日：2003-11-26

申请人： 国际商业机器公司

发明人： 拉维·K·阿里米利 ,  罗伯特·A·卡格诺尼 ,  盖伊·L·格思里 ,  威廉·J·斯塔克

IPC分类号： G06F9/46 ,  G06F12/08

CPC分类号： G06F9/462 ,  G01R31/318536 ,  G06F9/30101 ,  G06F9/30116 ,  G06F9/3012 ,  G06F9/3013

摘要： 公开了一种用于管理一个处理器的、对于在处理器中执行一个处理过程为关键性的硬体系结构状态的方法和系统。当由处理器接收到一个中断时，从处理器中向存储器中存储硬体系结构状态的一个映像拷贝。硬体系结构状态的映像拷贝允许快速保存用于被中断的处理过程的硬体系结构状态，所以下一个处理过程的体系结构状态能够被立即存储在处理器中。