-
公开(公告)号：CN109154892A
公开(公告)日：2019-01-04
申请号：CN201780032014.3
申请日：2017-04-28
申请人： 英特尔公司
发明人： T·阿凯奈-莫勒
IPC分类号： G06F9/30
CPC分类号： G06F9/30138 , G06F9/30032 , G06F9/30141 , G06F9/3016 , G06F12/0875 , G06F2212/452
摘要： 描述了一种用于在计算环境中促进寄存器堆扩展的机制。如本文中所描述的，实施例的一种方法包括在扩展寄存器堆内部促进与指令相关的一个或多个任务的执行，其中，所述一个或多个任务由主控在计算设备的所述扩展寄存器堆内部的扩展机制来执行。
-
公开(公告)号：CN109032668A
公开(公告)日：2018-12-18
申请号：CN201710434300.4
申请日：2017-06-09
申请人： 超威半导体公司
CPC分类号： G06F9/3867 , G06F9/3001 , G06F9/30021 , G06F9/30036 , G06F9/3012 , G06F9/30141 , G06F9/3802 , G06F9/3826 , G06F9/383 , G06F9/3832 , G06F9/3857 , G06F12/0804 , G06F12/0855 , G06F12/0875 , G06F12/0891 , G06F12/121 , G06F2212/1008 , G06F2212/1024 , G06F2212/452 , G06F9/30014 , G06F9/3885 , G06F9/3887 , G06F15/8007
摘要： 本发明涉及一种具有高带宽和低功率向量寄存器堆的流处理器。公开了用于实现由并行处理器使用的高带宽低功率的向量寄存器堆的系统、装置和方法。在一个实施方式中，系统至少包括具有多个处理流水线的并行处理单元。并行处理单元包括向量运算逻辑单元和高带宽低功率向量寄存器堆。向量寄存器堆包括满足寄存器带宽要求的多内存库高密度随机存取存储器(RAM)。并行处理单元还包括指令请求队列和指令操作数缓冲器，以便为VALU指令和向量I/O指令提供足够的本地带宽。此外，并行处理单元被配置为利用RAM的输出触发器作为最后一级高速缓存来减少多个指令之间的重复操作数请求。并行处理单元包括向量目标高速缓存以向向量寄存器堆提供附加的R/W带宽。
-
公开(公告)号：CN105589679B
公开(公告)日：2018-07-20
申请号：CN201510938098.X
申请日：2011-12-30
申请人： 世意法(北京)半导体研发有限责任公司 , 意法半导体股份有限公司
IPC分类号： G06F9/30
CPC分类号： G06F12/0802 , G06F9/30098 , G06F9/3012 , G06F9/30141
摘要： 本发明涉及用于共享处理器过程上下文的寄存器堆组织。具体地，一种寄存器堆组织用于支持来自多个处理器或流水线的多个访问。这种共享寄存器堆被组织用于包括高性能(HP)内核和低功率(LP)内核的多个处理器设备。该共享寄存器堆包括耦合至独立HP和LP写和读端口的独立HP和LP存储单元。
-
公开(公告)号：CN108108188A
公开(公告)日：2018-06-01
申请号：CN201810060916.4
申请日：2012-03-23
申请人： 英特尔公司
发明人： M·阿布达拉
IPC分类号： G06F9/30
CPC分类号： G06F9/3836 , G06F9/30043 , G06F9/3012 , G06F9/30123 , G06F9/30141 , G06F9/30189 , G06F9/3834 , G06F9/3838 , G06F9/3851 , G06F9/3855 , G06F9/3857 , G06F9/3889 , G06F9/5027 , G06F12/0875 , G06F2209/507 , G06F2212/452 , Y02D10/22
摘要： 本申请涉及用于通过使用由可分区引擎实例化的虚拟核来支持代码块执行的存储器片段的技术。一种用于使用用于处理器的多个存储器片段来执行指令的系统。该系统包括：全局前端调度器，用于接收传入指令序列，其中全局前端调度器将传入指令序列分区成多个指令代码块并且生成描述在代码块的指令之间的相互依赖性的多个继承矢量。该系统还包括：处理器的多个虚拟核，被耦合用于接收全局前端调度器分配的代码块，其中每个虚拟核包括多个可分区引擎的相应资源子集，其中根据虚拟核模式并且根据相应继承矢量通过使用可分区引擎来执行代码块。多个存储器片段耦合到可分区引擎用于提供数据存储。
-
公开(公告)号：CN104685465B
公开(公告)日：2018-05-01
申请号：CN201380051548.2
申请日：2013-10-09
申请人： 高通股份有限公司
发明人： 阿贾伊·阿南特·英格尔 , 马克·M·霍夫曼 , 迪帕克·马修
IPC分类号： G06F9/30
CPC分类号： G06F9/30141 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30109 , G06F9/3012
摘要： 一种方法包含根据选择模式将多个地址线中的第一地址线及所述多个地址线中的第二地址线选择性地耦合到向量寄存器堆的多个元素组中的第一元素组。所述方法还包含经由单个读取端口存取存储于由所述第一地址线选择性地寻址的所述第一元素组内的数据。
-
公开(公告)号：CN107408038A
公开(公告)日：2017-11-28
申请号：CN201680013786.8
申请日：2016-01-29
申请人： 优创半导体科技有限公司
IPC分类号： G06F9/30
CPC分类号： G06F15/8053 , G06F9/3001 , G06F9/30021 , G06F9/30036 , G06F9/30101 , G06F9/30109 , G06F9/30112 , G06F9/30141 , G06F9/3836 , G06F9/3855 , G06F15/7828 , G06F15/7839 , G06F15/8076 , G06F17/142
摘要： 公开了计算机处理器。该计算机处理器可包括向量单元，向量单元包括向量寄存器文件，其包括至少一个寄存器以保存变化数量的元素。该计算机处理器还可包括处理逻辑，其配置成使用一个或多个图形处理指令来对向量寄存器文件中的变化数量的元素进行操作。该计算机处理器可被实现为单片集成电路。
-
公开(公告)号：CN103226465B
公开(公告)日：2016-05-11
申请号：CN201310122677.8
申请日：2008-09-12
申请人： 高通股份有限公司
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30141 , G06F13/4252 , Y02D10/14 , Y02D10/151
摘要： 本发明公开了用于管线式处理的寄存器堆系统和方法。本发明包含一种多线程处理器，其包含与第一线程相关联的第一寄存器堆以及与第二线程相关联的第二寄存器堆。至少一个硬件资源由所述第一和第二寄存器堆共享。另外，所述第一线程可具有不与所述第二线程连续的管线存取位置。本发明还揭示一种存取多个寄存器堆的方法。所述方法包含从第一寄存器堆读取数据，同时从第二寄存器堆读取数据。所述第一寄存器堆与第一指令流相关联，且所述第二寄存器堆与第二指令流相关联。在处理器的执行管线中，所述第一指令流与所述第二指令流是连续的，且所述第一寄存器堆相对于所述第二寄存器堆在非邻近位置中。
-
公开(公告)号：CN103635875A
公开(公告)日：2014-03-12
申请号：CN201280024095.X
申请日：2012-03-23
申请人： 索夫特机械公司
发明人： M·阿布达拉
CPC分类号： G06F9/3836 , G06F9/30043 , G06F9/3012 , G06F9/30123 , G06F9/30141 , G06F9/30189 , G06F9/3834 , G06F9/3838 , G06F9/3851 , G06F9/3855 , G06F9/3857 , G06F9/3889 , G06F9/5027 , G06F12/0875 , G06F2209/507 , G06F2212/452 , Y02D10/22
摘要： 一种用于使用用于处理器的多个存储器片段来执行指令的系统。该系统包括：全局前端调度器，用于接收传入指令序列，其中全局前端调度器将传入指令序列分区成多个指令代码块并且生成描述在代码块的指令之间的相互依赖性的多个继承矢量。该系统还包括：处理器的多个虚拟核，被耦合用于接收全局前端调度器分配的代码块，其中每个虚拟核包括多个可分区引擎的相应资源子集，其中根据虚拟核模式并且根据相应继承矢量通过使用可分区引擎来执行代码块。多个存储器片段耦合到可分区引擎用于提供数据存储。
-
公开(公告)号：CN102112965A
公开(公告)日：2011-06-29
申请号：CN200880130631.8
申请日：2008-08-08
申请人： 富士通株式会社
发明人： 大贯祥照
CPC分类号： G06F9/30127 , G06F9/30141
摘要： 在采用寄存器窗口方式的运算处理装置中，构成为通过当前窗口选择和寄存器选择两个阶段来控制寄存器文件的读取部分，且将在多个读取端口选择的寄存器针对各端口预先设定为能够进行乱序执行。由此，不必设置临时存储器就能够向运算部进行数据读取，且能够进行窗口切换命令的后续命令的乱序执行。
-
公开(公告)号：CN1862485B
公开(公告)日：2010-05-12
申请号：CN200610059543.6
申请日：1999-03-04
申请人： 高通股份有限公司
CPC分类号： G06F9/30109 , G06F9/30014 , G06F9/30032 , G06F9/30043 , G06F9/30141 , G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3816 , G06F9/3824 , G06F9/3826 , G06F9/3853 , G06F9/3885 , G06F9/3893 , G06F12/04 , G06F15/7857
摘要： 数字信号处理电路要求使用可变长度指令组。示例的DSP包括一组可在其上与寄存库(120)交换数据的三条数据总线(108、110、112)和三个数据存储器(102、103、104)。寄存库的寄存器可被至少两个处理单元(128、130)访问。使用的取指令单元(156)接收存储在指令存储器(152)里的可变长度指令，该指令存储器可用三个数据存储器(102、102、104)分开。
-
-
-
-
-
-
-
-
-
搜索结果
102 条记录 (耗时 0.018 秒)