公开(公告)号：CN108012223A

公开(公告)日：2018-05-08

申请号：CN201711186790.7

申请日：2017-11-23

申请人： 中国航空工业集团公司西安航空计算技术研究所

发明人： 刘作龙 ,  侯轶宸 ,  宛然 ,  王海鹏 ,  樊超 ,  詹思维

IPC分类号： H04R5/04 ,  G11B20/10

CPC分类号： H04R5/04 ,  G11B20/10037 ,  G11B20/10527 ,  G11B2020/10592

摘要： 本发明属于机载信号处理技术领域涉及一种基于ARM的可容错音频发生电路。本发明提出了一种采用基于ARM控制器的正负音频波形分别发生、差分输出增强容错性的方法，该方法与传统的采用单一存储源的方式相比，单一存储源数据失效后音频数据即丢失，该方法存储的差分数据源在某一路数据失效后，只要另一路数据正常，经过扬声器的差分处理后仍可以正常播放音频数据；且对比以往采用的DSP、FPGA等复杂电路设计，基于ARM的控制电路结构简单、功耗低、可靠性高，具有上电过程中状态稳定、抗干扰能力强和容错度高的特点，满足机上通信设备的通信需求。

公开(公告)号：CN105793925A

公开(公告)日：2016-07-20

申请号：CN201580002815.6

申请日：2015-10-29

申请人： 联发科技股份有限公司

发明人： 徐培霖 ,  张琦朋 ,  郑新平

IPC分类号： G11B20/10 ,  H04R3/00

CPC分类号： G10L21/01 ,  G06F3/162 ,  G11B20/10009 ,  G11B20/10037 ,  H04R3/00

摘要： 音频采样率控制的方法，至少包括以下步骤：当要求音频源经由音频前端进行音频播放时，检查采样率控制准则；以及根据所述采样率控制准则的检查结果，在所述音频前端上执行采样率控制。

公开(公告)号：CN105493186A

公开(公告)日：2016-04-13

申请号：CN201480044918.4

申请日：2014-07-30

申请人： 索尼公司

发明人： 西纪彰 ,  齐藤公博 ,  白石淳也 ,  天德丰 ,  安藤信彦

IPC分类号： G11B20/10 ,  G11B7/005 ,  G11B7/13

CPC分类号： G11B7/005 ,  G11B7/00718 ,  G11B7/13 ,  G11B7/133 ,  G11B7/1372 ,  G11B7/1381 ,  G11B7/1395 ,  G11B20/10027 ,  G11B20/10037 ,  G11B20/10046

摘要： 本公开内容涉及一种再现装置。所述再现装置可以包括光滤波器和电滤波器。所述光滤波器可以配置为提供与从光学介质返回的光束的区域相对应的电信号，所述光束入射到所述光滤波器上，所述光束的所述区域对应于线密度方向和/或轨道密度方向上的不同频带。所述电滤波器可以配置为至少部分地基于由所述光滤波器提供的电信号来提供输出，其中，所述再现装置配置为通过合并所述电滤波器的输出来获得再现信号。

公开(公告)号：CN104883641A

公开(公告)日：2015-09-02

申请号：CN201410073633.5

申请日：2014-02-28

申请人： 维沃移动通信有限公司

发明人： 吴晓光 ,  于猛

IPC分类号： H04R3/00

CPC分类号： G11B20/10037

摘要： 本发明涉及移动终端技术领域，尤其涉及一种实现高保真音乐播放的移动终端，它包括一处理器、一存储器和一功率放大装置，它还包括一数模转换器和一时钟产生与分配装置，所述处理器包括一应用处理器或一数字信号处理器，所述处理器读取存储器中的音乐源文件并对音乐源文件进行音频解码得到数字音频信号，所述数模转换器接收所述数字音频信号，并进行数模转换以得到模拟音频信号，功率放大装置用于对所述模拟音频信号进行放大并输出；所述时钟产生与分配装置为处理器和数模转换器提供同步时钟。它具有高保真的音乐播放音质，成本低廉。

公开(公告)号：CN102055471B

公开(公告)日：2015-05-20

申请号：CN201010208283.0

申请日：2010-06-18

申请人： LSI公司

发明人： 刘靖峰 ,  宋宏伟

IPC分类号： H03L7/085

CPC分类号： G11B20/10009 ,  G11B20/10037 ,  G11B20/10055 ,  G11B20/10222 ,  G11B20/10296 ,  G11B2220/2516 ,  H03L7/07 ,  H03L7/0807 ,  H03L7/0812 ,  H03L7/091 ,  H03M1/1255 ,  H04L7/0054

摘要： 本发明涉及用于定时恢复环路的相位检测器。在一个实施例中，(硬盘驱动器)读通道具有在定时恢复环路中使用的相位检测器。相位检测器利用来自于接收的对数似然比(LLR)信号的符号位和置信度值来生成平均值。将该平均值与部分响应目标进行卷积以便生成估计的定时误差信号。当在硬盘驱动器读通道中实现时，该相位检测器使得能够在较低失锁率的情况下进行定时恢复。

公开(公告)号：CN102024483B

公开(公告)日：2013-08-28

申请号：CN201010170897.4

申请日：2010-04-28

申请人： 日立乐金资料储存股份有限公司 ,  日立民用电子株式会社

发明人： 藤田真治

IPC分类号： G11B20/10 ,  G11B7/005

CPC分类号： G11B19/12 ,  G11B7/1369 ,  G11B7/1381 ,  G11B7/1387 ,  G11B20/10009 ,  G11B20/10037 ,  G11B20/10046 ,  G11B20/10055 ,  G11B20/10111 ,  G11B20/1012 ,  G11B20/10277 ,  G11B20/10296 ,  G11B2220/2541

摘要： 本发明提供光盘装置和光盘记录再现方法。在使用现有光盘的格式、提高线方向的记录密度的下一代光盘的记录再现装置中，维持现有光盘的记录再现兼容。此外，提高下一代光盘的记录再现性能。光盘装置具备光拾取器，该光拾取器包括：光源；物镜，其对从该光源射出的光束进行聚光，在光盘的信息记录面形成光点；和光调制单元，其被划分为多个区域，对包含上述光束的主光线的区域进行调制，使上述光点的形状变化，将由该光拾取器从上述光盘读出的再现信号以PRML方式转换为基于规定的调制规则的NRZI信号，进行数据再现。根据光盘，此外根据驱动器的动作状态，对光点形状、激光器功率设定和PRML的参数设定进行切换。

公开(公告)号：CN101809870B

公开(公告)日：2013-06-19

申请号：CN200880109749.2

申请日：2008-09-24

申请人： 国际商业机器公司

发明人： R·A·哈钦斯 ,  J·耶利托 ,  S·厄尔策尔

IPC分类号： G11B20/20 ,  G11B20/14 ,  H03L7/07 ,  H03L7/093

CPC分类号： H03L7/0994 ,  G11B20/10037 ,  G11B20/1403 ,  G11B20/20 ,  H03L7/07 ,  H03L7/093

摘要： 一种用于多读取通道的样本定时的公共样本定时控制，其中多读取通道所接收的信号的信号时钟是相关联的，例如来自同时写入的磁带的并行轨道。公共样本定时控制逻辑包括：多相位误差输入(91，92)，其每个指示读取通道之一的相位误差。响应于多相位误差输入的逻辑被配置为对每个相位误差输入的相位误差指示加权，并将其与每个其他相位误差输入的相位误差指示交叉耦合，并施加与相位误差指示的噪声的方差有关的增益。反馈逻辑(141，142)响应于所述交叉耦合，并被配置为提供每个读取通道的样本定时相位评估(111，112)。

公开(公告)号：CN102903371A

公开(公告)日：2013-01-30

申请号：CN201210252496.2

申请日：2012-07-20

申请人： 索尼公司

发明人： 小林伸嘉

IPC分类号： G11B7/09

CPC分类号： G11B20/10037 ,  G11B7/0906 ,  G11B20/10222 ,  G11B2220/2537

摘要： 提供了伺服控制装置和光盘装置。该伺服控制装置包括：多个再现通道；多个模拟/数字（A/D）转换器；伺服误差检测电路，产生伺服误差信号；伺服信号处理装置，对伺服误差信号执行预定处理以产生控制信号；以及采样频率转换器，在伺服误差检测电路与伺服信号处理装置之间转换采样频率。包括第一时钟，作为A/D转换器的采样时钟和伺服误差检测电路的处理时钟。包括第二时钟，作为伺服信号处理装置的处理时钟。采样频率转换器通过与第一时钟同步地处理伺服误差检测电路的伺服误差信号以及与第二时钟同步地处理与第一时钟同步处理的信号，来转换采样频率。

公开(公告)号：CN102113049B

公开(公告)日：2012-11-21

申请号：CN200980130772.4

申请日：2009-09-24

申请人： 三菱电机株式会社

发明人： 寺本浩平 ,  木村胜 ,  仲田刚 ,  齐藤文训

IPC分类号： G10L19/00 ,  G11B20/10 ,  H04L7/00 ,  H04N5/95

CPC分类号： H04N21/44004 ,  G11B20/10009 ,  G11B20/10037 ,  G11B20/10222 ,  G11B20/1024 ,  G11B20/10379 ,  G11B20/10398 ,  G11B20/225 ,  G11B27/038 ,  G11B2220/2545 ,  H04N9/896 ,  H04N21/23406 ,  H04N21/42646 ,  H04N21/4305

摘要： 本发明在信号接收装置(2)中，设置存储器电路(22)，对于从信号发送装置(1)发送来的数字输入信号中包含的数据，其写入是根据使用PLL电路(21)从接收到的数字输入信号中分离生成的时钟来进行的，其读出是根据来自基准时钟产生电路(24)的晶体精度的基准时钟来进行的。这里，为了对时钟和基准时钟的偏差进行校正以再现数字输入信号，对时钟之间的偏差进行检测，在信号接收装置(2)相比于信号发送装置(1)产生延迟的情况下，对数字输入信号中包含的数据进行抽取，在超前的情况下，对根据前后的数字输入信号所生成的信号进行插值。

公开(公告)号：CN101978340B

公开(公告)日：2012-11-21

申请号：CN200880128137.8

申请日：2008-03-27

申请人： 艾格瑞系统有限公司

发明人： N·格雷夫

IPC分类号： G06F1/32 ,  G06F3/06

CPC分类号： G11B20/10527 ,  G06F1/3221 ,  G06F1/3287 ,  G11B20/10037 ,  G11B2020/10759 ,  G11B2220/2516 ,  Y02D10/154 ,  Y02D10/171

摘要： 一种具有降低的功耗的处理器电路，其包括模拟前端，所述模拟前端操作来接收提供到所述处理器电路的模拟信号以及产生表示所述模拟信号的数字信号。所述处理器进一步包括数字后端，其操作来根据所述模拟前端所产生的数字信号产生数字输出信号。缓存器耦接在所述模拟前端和所述数字后端之间。在第一操作模式中，所述数字后端以与所述模拟前端基本上相同的数据速率操作，并且所述缓存器被旁路。在第二操作模式中，所述数字后端以比所述模拟前端高的数据速率操作，并且使用所述缓存器来存储所述模拟前端的输出。