-
公开(公告)号：CN109560812A
公开(公告)日：2019-04-02
申请号：CN201910044699.4
申请日：2019-01-17
申请人： 上海华测导航技术股份有限公司
摘要： 本发明提供了一种外部参考时钟的频率变换和相位噪声优化电路，外部参考时钟和压控温补晶体的输出频率输入到锁相环，锁相环将相位和频率转换为电流通过电荷泵输出，所述电荷泵输出电流经过环路滤波器，将电流装换为电压，本发明通过频锁相环，能实现参考输入频率的任意频率变换。通过低通环路滤波器，能改善输出时钟相位噪声性能，该电路输出频率任意可变，相位噪声性能优越。
-
公开(公告)号：CN109450467A
公开(公告)日：2019-03-08
申请号：CN201811622307.X
申请日：2018-12-28
申请人： 陕西烽火电子股份有限公司
CPC分类号： H04B1/04 , H03L7/085 , H03L7/093 , H03L7/18 , H03L2207/12 , H04B1/0475 , H04B2001/0491
摘要： 本发明属于超短波无线电通信技术领域，公开了一种基于IQ调制器内插锁相环合成射频信号的装置及方法，包括：参考振荡器、锁相环单元、环路滤波器、压控振荡器、IQ调制器、IQ输出滤波器；其中，所述锁相环单元包含参考分频器、程序分频器和鉴相器；所述IQ调制器包含移相器、合成器和两个混频器；提高了基带信号搬移到射频信号后的频谱质量。
-
公开(公告)号：CN109417390A
公开(公告)日：2019-03-01
申请号：CN201680087368.3
申请日：2016-07-01
申请人： 瑞典爱立信有限公司
摘要： 一种具体地在波束成形系统中的锁相环路包括：提供控制信号（FC）到可控振荡器（2）的环路滤波器（1）；配置成响应振荡器信号（FO）而提供第一反馈信号（FB）和第二反馈信号（FBD）的分频器，其中第二反馈信号（FBD）相对于第一反馈信号（FB）被延迟。内插器配置成接收第一和第二反馈信号（FB），并且在第一与第二反馈信号之间且响应相位控制字来提供其内插信号。比较器路径配置成接收内插信号，并且响应在公共参考信号（FR）与内插信号之间的相位偏移，提供相应信号到环路滤波器（1）。
-
公开(公告)号：CN109391264A
公开(公告)日：2019-02-26
申请号：CN201710652082.1
申请日：2017-08-02
申请人： 上海华虹挚芯电子科技有限公司
发明人： 王晓军
摘要： 本发明公开了一种锁相环路中压控振荡器的校准系统及方法。其中，所述校准系统包括：与压控振荡器输入端相连的增益调控单元，用于在所述锁相环路所跟踪的相位稳定之前，指示所述压控振荡器输出第一环路带宽的压控信号；与所述压控振荡器相连的校准检测单元，用于采集所述压控振荡器中的电压，基于对所采集的电压与预设的检测电压窗的比较结果，对所述压控信号的环路带宽进行校准，当确定所述压控振荡器所跟踪的相位稳定时，指示所述增益调控单元将所述压控信号由第一环路带宽降至第二环路带宽。
-
公开(公告)号：CN109100688A
公开(公告)日：2018-12-28
申请号：CN201810646666.2
申请日：2018-06-21
申请人： 英飞凌科技股份有限公司
发明人： B·格雷斯莱纳-尼默沃尔 , G·克雷贝尔德 , J·O·施拉特内克
CPC分类号： G01S7/4056 , G01S7/032 , G01S7/4008 , G01S7/4017 , G01S13/342 , G01S13/343 , G01S13/931 , H03C3/0925 , H03C3/0941 , H03C3/095 , H03L7/06 , H03L7/18 , H03L7/193 , G01S7/03 , G01S13/58
摘要： 本发明涉及一种装置，该装置根据实施例包括用于生成具有第一频率的HF振荡器信号的HF振荡器和在运行中具有固定分频比的分频器。分频器被传输HF振荡器信号，并且该分频器构造用于提供具有第二频率的振荡器信号。该装置还具有监控电路，该监控电路被传输具有第二频率的振荡器信号，并且构造用于测量第二频率并且提供取决于振荡器信号的第二频率的至少一个数字值。该至少一个数字值被提供在测试触点处。
-
公开(公告)号：CN109039330A
公开(公告)日：2018-12-18
申请号：CN201810517183.2
申请日：2018-05-25
申请人： 杭州电子科技大学
摘要： 本发明公开一种基于CMRC结构的便携式材料介电常数测量系统。该系统由一连接CMRC谐振腔的负阻式压控振荡器VCO和锁相环电路PLL组成构成。CMRC作为一个平面紧凑型的电路结构，通过在上面放置待测介质来改变其谐振频率，进而改变该VCO的振荡频率。最后通过PLL将振荡频率的变化转化为电压的变化，从而可以方便地测量出待测材料的介电常数。几种已知介电常数的介质材料块用来作为校准元件，提取介电常数与VCO输出控制电压的关系。相对于现有的技术，本发明在测量过程中避开了矢量网络分析仪的使用，大大降低了测试成本。
-
公开(公告)号：CN108964658A
公开(公告)日：2018-12-07
申请号：CN201810662683.5
申请日：2018-06-25
申请人： 哈尔滨工业大学
摘要： 基于锁相环和标准尺延迟线的时钟发生装置及其实现方法，属于时钟技术领域，本发明为解决现有技术仅能实现从频率到频率的转换的问题。本发明鉴频鉴相器的UP输出端和DN输出端分别连接电荷泵的UP输入端和DN输入端，电荷泵的电流输出端连接滤波器的电流输入端，滤波器的输出端连接压控振荡器的输入端，压控振荡器的时钟信号输出端同时连接第一分频器的时钟信号输入端和第二分频器的时钟信号输入端，第一分频器的Q输出端连接鉴频鉴相器的FB输入端，第一分频器的QN输出端连接标准尺延迟线的输入端，标准尺延迟线的输出端连接到鉴频鉴相器的FBN输入端，第二分频器的输出作为时钟发生装置的输出。本发明用于时钟计量。
-
公开(公告)号：CN108964654A
公开(公告)日：2018-12-07
申请号：CN201710370989.9
申请日：2017-05-23
发明人： 薛盘斗
CPC分类号： H03K23/66 , H03L7/0802 , H03L7/18
摘要： 一种单相时钟分频器电路和锁相环电路，所述单相时钟分频器电路包括：第一触发器和第二触发器和分频控制单元；第一触发器和第二触发器互为前级输出单元；所述第二触发器的输出时钟信号作为所述单相时钟分频器电路的输出端；所述分频控制单元，包括第七NMOS管和第八NMOS管；所述第七NMOS管的栅端与所述第一触发器的反相输出时钟信号耦接；所述第七NMOS管的源端与所述第八NMOS管的漏端耦接；所述第七NMOS管的漏端与所述第二触发器耦接；所述第八NMOS管的栅端与所述控制信号耦接；所述第八NMOS管的源端与地线耦接。上述的方案，可以简化单相时钟分频器电路的结构，并降低功耗。
-
公开(公告)号：CN108768391A
公开(公告)日：2018-11-06
申请号：CN201810335684.9
申请日：2018-04-16
申请人： 上海大学
CPC分类号： H03L7/18 , G06F13/122 , G06F13/4282
摘要： 本发明涉及一种基于树莓派和Python语言的频率合成器系统，它包括计算机Putty客户端、树莓派开发板、频率合成模块、OLED显示模块和电源模块，树莓派开发板与频率合成模块、OLED显示模块通讯相连，用户通过计算机Putty客户端远程登录树莓派开发板，运行设定输出频率的Python指令，树莓派开发板运行频率解析程序和读写寄存器程序，对频率合成模块的寄存器配置，实现频率输出，频率合成模块向树莓派开发板发送频率信息和锁定状态信息，树莓派开发板向OLED显示模块发送数据，OLED显示模块显示频率信息和锁定状态信息。本发明具有控制速度快、系统稳定可靠、程序简洁高效、开发周期缩短的优点。
-
公开(公告)号：CN108768388A
公开(公告)日：2018-11-06
申请号：CN201810522510.3
申请日：2018-05-28
申请人： 哈尔滨工业大学
摘要： 串联锁相环时钟边沿触发的时钟分相法，属于时间间隔测量领域，为解决现有时钟分相法分辨率较低、系统运行频率高、性能较低的问题。具体过程为：将时钟信号100MHz输入到一个锁相环输入端；倍频到200MHz，将高电平段进行八次移相；将时钟信号输入到另一个锁相环输入端；倍频到200MHz，将高电平段进行八次移相；将串联锁相环倍频移相后边沿作为触发信号；将被测信号进行时钟同步处理；对时钟信号和被测信号的每条传输路径分别进行时序约束；将被测信号电平在触发时刻出现跳变的位置提取出来；当被测信号上升沿检测函数或被测信号下降沿检函数测检测到出现上升沿时输出高电平，否则输出低电平；完成时钟分相。用于时间间隔测量。
-
-
-
-
-
-
-
-
-
搜索结果
778 条记录 (耗时 0.023 秒)
