一种高效低复杂度的QC-LDPC码全并行分层结构译码器

    公开(公告)号:CN108696282A

    公开(公告)日:2018-10-23

    申请号:CN201810540257.4

    申请日:2018-05-30

    Applicant: 华侨大学

    CPC classification number: H03M13/1162

    Abstract: 本发明一种高效低复杂度的QC‑LDPC码全并行分层结构译码器,主要包括接收信道信息模块、校验信息存储模块、后验概率信息存储模块、译码结果存储模块、消息处理模块、译码输出模块和迭代译码控制模块;本发明将后验概率信息和信道初始化信息共同使用一个后验概率信息存储模块,节省了一半的存储空间的占用,能够有效降低硬件资源的占用,解决了传统译码器消耗硬件资源较大和迭代速度慢的问题,而本发明将控制状态机分成3个相对独立的小状态机,能够独立完成各自的功能,降低延时并提高工作频率,同时提升同步性能。

    CMMB中基于校验矩阵的准循环LDPC编码器

    公开(公告)号:CN106982069A

    公开(公告)日:2017-07-25

    申请号:CN201710235970.3

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种CMMB中基于校验矩阵的准循环LDPC编码器,该编码器包括1种后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3级流水线,第一级和第三级使用同种类型的后向迭代电路,第二级使用向量与高密度矩阵的乘法器。本发明提供的CMMB系统中3/4码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    CMMB中基于共享机制的准循环LDPC编码器

    公开(公告)号:CN106982068A

    公开(公告)日:2017-07-25

    申请号:CN201710235969.0

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种CMMB中基于共享机制的准循环LDPC编码器,该编码器包括1个后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3个阶段,第一阶段和第三阶段共享后向迭代电路,第二阶段使用向量与高密度矩阵的乘法器。本发明提供的CMMB系统中3/4码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    CDR中基于校验矩阵的准循环LDPC编码器

    公开(公告)号:CN106982064A

    公开(公告)日:2017-07-25

    申请号:CN201710235833.X

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种CDR中基于校验矩阵的准循环LDPC编码器,该编码器包括1种后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3级流水线,第一级和第三级使用同种类型的后向迭代电路,第二级使用向量与高密度矩阵的乘法器。本发明提供的CDR系统中1/4码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    WPAN中基于校验矩阵的准循环LDPC编码器

    公开(公告)号:CN106982063A

    公开(公告)日:2017-07-25

    申请号:CN201710235831.0

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种WPAN中基于校验矩阵的准循环LDPC编码器,该编码器包括1种后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3级流水线,第一级和第三级使用同种类型的后向迭代电路,第二级使用向量与高密度矩阵的乘法器。本发明提供的WPAN系统中1/2码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    基于校验矩阵的准循环LDPC编码器

    公开(公告)号:CN106982065A

    公开(公告)日:2017-07-25

    申请号:CN201710235852.2

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种基于校验矩阵的准循环LDPC编码器,该编码器包括1种后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3级流水线,第一级和第三级使用同种类型的后向迭代电路,第二级使用向量与高密度矩阵的乘法器。本发明提供的准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    DTMB中基于共享机制的准循环LDPC编码器

    公开(公告)号:CN106961281A

    公开(公告)日:2017-07-18

    申请号:CN201710235967.1

    申请日:2017-04-12

    Inventor: 刘明璐

    CPC classification number: H03M13/1162

    Abstract: 本发明提供了一种DTMB中基于共享机制的准循环LDPC编码器,该编码器包括1个后向迭代电路和1个向量与高密度矩阵的乘法器。向量与高密度矩阵的乘法器实现向量与高密度矩阵的乘法运算,后向迭代电路实现后向迭代运算。整个编码过程划分为3个阶段,第一阶段和第三阶段共享后向迭代电路,第二阶段使用向量与高密度矩阵的乘法器。本发明提供的DTMB系统中4/5码率准循环LDPC编码器具有结构简单、成本低、吞吐量大等优点。

    深空通信中二级部分并行输入右移累加的LDPC编码器

    公开(公告)号:CN106374938A

    公开(公告)日:2017-02-01

    申请号:CN201610963855.3

    申请日:2016-11-04

    Inventor: 张鹏

    CPC classification number: H03M13/1102 H03M13/1162

    Abstract: 本发明提供了一种深空通信中基于二级流水线的QC-LDPC编码器,该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算,向量与高密度矩阵的乘法器采用部分并行输入右移累加机制,实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的深空通信系统中8/11码率QC-LDPC编码器具有成本低、吞吐量大等优点。

    纠错编码方法及装置
    10.
    发明授权

    公开(公告)号:CN101490963B

    公开(公告)日:2013-11-06

    申请号:CN200780026312.8

    申请日:2007-04-25

    Inventor: 神谷典史

    Abstract: 一种使用低密度奇偶校验码的纠错编码方法,包括:把待被处理以用于纠错编码的信息位序列分割成m-r个第一块和r个第二块,所述m-r个第一块的每个包括长度为n的位序列,所述r个第二块包括长度分别为k1,k2,…,kr的位序列;第一算术运算,用于对所述m-r个第一块执行多项式乘法并输出r个长度为n的位序列;以及第二算术运算,用于对所述r个第二块和第一算术运算的r个运算结果执行多项式除法和多项式乘法并输出位序列,该位序列包括长度分别为n-k1、n-k2、…、n-kr的冗余位序列。

Patent Agency Ranking