-
公开(公告)号:CN113508363B
公开(公告)日:2022-09-16
申请号:CN202080016545.5
申请日:2020-01-28
申请人: 美光科技公司
发明人: V·S·拉梅什
IPC分类号: G06F9/455 , G06F9/50 , G06F15/173 , G06F7/60 , G06F7/575
摘要: 描述与多用户网络中的算术和逻辑运算相关的系统、设备和方法。电路系统可以是多用户网络中的共享计算资源池的部分。可选择性地对由所述电路系统接收到的数据(例如,一或多个位串)进行操作。所述电路系统可对数据进行操作以在一或多个格式(如浮点和/或通用数(例如,假定数)格式)之间转换所述数据,且可进一步对转换后的数据进行算术和/或逻辑运算。举例来说,所述电路系统可配置成接收对使用至少一个假定数位串操作数进行算术运算和/或逻辑运算的请求。所述请求可包含对应于进行所述运算的参数。所述电路系统可至少部分地基于所述参数进行所述算术运算和/或所述逻辑运算。
-
公开(公告)号:CN114816338A
公开(公告)日:2022-07-29
申请号:CN202210555332.0
申请日:2022-05-20
申请人: 曹鸿
发明人: 曹鸿
IPC分类号: G06F7/60
摘要: 本发明公开了一种汉字数字演算方法,一种汉字数字演算方法,该方法包括:a、将基本数字带入到英汉字母中产生不同的数组;b、将数组进行转换;c、转换后的数组用汉意汉字撰写出来即可形成汉字数字,所述步骤a中的数字为1、2、3、4、5、6、7、8和9,所述步骤c中的汉意汉字为壹、贰、叁、肆、伍、陆、柒、捌和玖,通过对传统的汉字数字演算方法加以研究,设计出一种汉字数字演算方法,方便使用者需要使用的时候将汉字数字的合理性建立在英汉字幕用数字替代后转换相结合生成的另一组数字,而这种数字在用汉字的箱式展现,从而实现将中华民族文化的将来对外交流课起到广泛的促进作用。
-
公开(公告)号:CN113966501A
公开(公告)日:2022-01-21
申请号:CN202080039434.6
申请日:2020-03-25
申请人: Arm有限公司
摘要: 本发明公开了装置、操作装置的方法和对应的计算机程序。在该装置中,输入电路接收包括至少一个数据元的输入数据,并且移位电路针对该输入数据的每个数据元生成位图,该位图给出该数据元的独热编码表示,其中该位图中设定位的位置取决于该数据元。求和电路针对该位图中的每个位置生成位置求和值,其中每个位置求和值是由该移位电路根据该输入数据生成的跨所有位图的总和。最大值识别电路确定由该求和电路生成的至少一个最大位置求和值,和输出电路,该输出电路用于生成与该至少一个最大位置求和值相对应的至少一个数据元的指示。从而有效地确定该输入数据中的这些数据元的统计模式。
-
公开(公告)号:CN111475136A
公开(公告)日:2020-07-31
申请号:CN202010279881.0
申请日:2020-04-10
申请人: 电子科技大学
IPC分类号: G06F7/60
摘要: 一种零均值误差的近似4-2压缩器,属于集成电路技术领域。其中第一与非门的第一输入端连接第二或门的第一输入端并作为近似4-2压缩器的第一输入端,其第二输入端连接第二或门的第二输入端并作为近似4-2压缩器的第三输入端,其输出端连接第三与非门的第一输入端;第一异或非门的第一输入端连接第一或门的第一输入端并作为近似4-2压缩器的第二输入端,其第二输入端连接第一或门的第二输入端并作为近似4-2压缩器的第四输入端,其输出端连接第二与非门的第一输入端;第二与非门的第二输入端连接第二或门的输出端,其输出端连接第三与非门的第二输入端;第三与非门的输出端输出近似4-2压缩器的伪和信号,第一或门的输出端输出近似4-2压缩器的进位信号。
-
公开(公告)号:CN109977124A
公开(公告)日:2019-07-05
申请号:CN201910275936.8
申请日:2019-04-08
申请人: 深圳乐信软件技术有限公司
发明人: 吴伟兴
摘要: 本发明实施例公开了一种数据存储的方法、系统、设备及存储介质。该方法包括:服务端接收包含至少一个目标分期数的目标分期数数组;所述服务端根据所述目标分期数数组生成所述目标分期数对应的二进制位图数组;所述服务端将所述二进制位图数组对应的二进制数据转换成十进制数据,并将所述十进制数据保存到数据库中。本发明实施例通过服务端接收包含至少一个目标分期数的目标分期数数组,所述服务端根据所述目标分期数数组生成所述目标分期数对应的二进制位图数组,所述服务端将所述二进制位图数组对应的二进制数据转换成十进制数据,并将所述十进制数据保存到数据库中,以实现节省存储空间及网络传输带宽。
-
公开(公告)号:CN103064650B
公开(公告)日:2016-02-24
申请号:CN201210574820.2
申请日:1996-07-17
申请人: 英特尔公司
CPC分类号: G06F7/57 , G06F7/49921 , G06F7/49994 , G06F7/5443 , G06F7/607 , G06F9/30014 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F17/10 , G06F17/147 , G06F2207/382 , G06F2207/3828
摘要: 一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。
-
公开(公告)号:CN103064651B
公开(公告)日:2016-01-27
申请号:CN201210574863.0
申请日:1996-07-17
申请人: 英特尔公司
CPC分类号: G06F7/57 , G06F7/49921 , G06F7/49994 , G06F7/5443 , G06F7/607 , G06F9/30014 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F17/10 , G06F17/147 , G06F2207/382 , G06F2207/3828
摘要: 一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。
-
公开(公告)号:CN102597949B
公开(公告)日:2016-01-06
申请号:CN201080038757.X
申请日:2010-08-25
申请人: 西门子产品生命周期管理软件公司 , 西门子公司
IPC分类号: G06F7/60
摘要: 本发明涉及一种通过在技术系统设计期间整合各学科的计算机辅助技术系统的设计。本发明的一个目的在于提供一种计算机辅助方法,能简单和有效地将描述技术系统的多个方面的不同类别整合到技术系统的共同工程设计过程中。本发明提供了一种多类别对象的第一结构。多类别对象的类别尤其指不同学科,尤其为机械工程、电气工程和自动化工程。本发明提供一个或多个第二结构,并且每个第二结构均为所述多类别的一个具体类别。第一和第二结构可以通过用户在所述技术系统的设计期间进行改变。当用户在所述第一和第二结构中的一个或多个中进行改变时,本发明的方法在所述第一和第二结构中保持一致性。
-
公开(公告)号:CN103345380A
公开(公告)日:2013-10-09
申请号:CN201210548871.8
申请日:1996-07-17
申请人: 英特尔公司
CPC分类号: G06F7/57 , G06F7/49921 , G06F7/49994 , G06F7/5443 , G06F7/607 , G06F9/30014 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F17/10 , G06F17/147 , G06F2207/382 , G06F2207/3828
摘要: 本发明是“控制移位分组数据的位校正的装置”。本发明涉及控制移位分组数据的位校正的装置,提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。
-
公开(公告)号:CN103092563A
公开(公告)日:2013-05-08
申请号:CN201210574965.2
申请日:1996-07-17
申请人: 英特尔公司
CPC分类号: G06F7/57 , G06F7/49921 , G06F7/49994 , G06F7/5443 , G06F7/607 , G06F9/30014 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F17/10 , G06F17/147 , G06F2207/382 , G06F2207/3828
摘要: 一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。
-
-
-
-
-
-
-
-
-