用于可变长度整数译码的指令集

    公开(公告)号:CN109716291A

    公开(公告)日:2019-05-03

    申请号:CN201780057071.7

    申请日:2017-08-15

    Abstract: 用于可变长度整数(varint)译码的指令集以及相关联的方法和装置。这些指令集包括用于对varint进行编码和解码的指令,并且可被包括作为用于诸如基于x86和基于Arm的架构之类的处理器架构的指令集架构(ISA)以及其他ISA的部分。在一个方面中,指令包括:varint尺寸编码指令,用于对varint的尺寸进行编码;varint编码指令,用于对varint进行编码;varint尺寸解码指令,用于对经编码的varint的尺寸进行解码;以及varint解码指令,用于对经编码的varint进行解码。varint编码尺寸指令和varint编码指令可被组合在单个指令中。类似地,varint解码尺寸指令和varint解码指令可被组合在单个指令中。在一个方面中,指令使用可变长度量(VLQ)编码方案,在该方案下,varint被编码为一个或多个八位位组。

    用于转换编码格式的硬件装置和方法

    公开(公告)号:CN108780394A

    公开(公告)日:2018-11-09

    申请号:CN201580085056.4

    申请日:2015-12-29

    CPC classification number: G06F9/3016 G06F9/30025 G06F9/30109 G06F9/3895

    Abstract: 描述了与转换编码格式相关的方法和装置。在一个实施例中,一种硬件处理器包括:解码电路,用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码;以及执行电路,用于执行所述指令以:将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式;将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中;将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中;并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时,在所述控制操作数中设置流完成指示。

    半导体器件
    5.
    发明公开

    公开(公告)号:CN107391082A

    公开(公告)日:2017-11-24

    申请号:CN201710286489.7

    申请日:2017-04-27

    Inventor: 佐野启一郎

    Abstract: 本发明提供一种半导体器件。当由软件执行浮点数据和整数数据的数值类型的转换运算时,CPU的负荷变重。该半导体器件包括存储器、耦合到存储器的总线、耦合到所述总线的总线主设备、以及耦合到总线的转换运算电路。转换运算电路包括浮点数据加减法器、整数数据加减法器、以及移位运算器。半导体器件将浮点数据转换成整数数据或将整数数据转换成浮点数据,无需采用浮点数据的乘法器和除法器。

    三维莫顿坐标转换处理器、方法、系统和指令

    公开(公告)号:CN107111485A

    公开(公告)日:2017-08-29

    申请号:CN201580059019.6

    申请日:2015-10-14

    Abstract: 处理器包括多个紧缩数据寄存器、解码单元和执行单元。解码单元用于解码三维(3D)莫顿坐标转换指令。3D莫顿坐标转换指令用于指示用于包括多个3D莫顿坐标的源紧缩数据操作数,并且用于指示一个或多个目的地存储位置。执行单元与紧缩数据寄存器和解码单元耦合。响应于解码单元解码3D莫顿坐标转换指令,执行单元用于将一个或多个结果紧缩数据操作数存储在一个或多个目的地存储位置中。一个或多个结果紧缩数据操作数用来包括多个三个3D坐标的集合。三个3D坐标的集合中的每一个将对应于3D莫顿坐标中的不同的一个。

Patent Agency Ranking