公开(公告)号：CN111295845B

公开(公告)日：2023-12-29

申请号：CN201880070406.3

申请日：2018-08-21

申请人： 思睿逻辑国际半导体有限公司

发明人： J·P·莱索

IPC分类号： H03M1/50 ,  H03M3/02 ,  H03F3/217

摘要： 本申请涉及具有自振荡调制器模块的时间编码调制器(301，700)，自振荡调制器模块被配置成接收输入信号且输出脉冲宽度调制信号(SPWM)，其中脉冲宽度调制信号被同步至第一时钟信号(CLK1)。位于前馈路径中的迟滞比较器模块(302)被配置成基于输入信号(SIN)和反馈信号(SFB)而在第一节点(304)处生成时间编码信号(SPWM)。反馈路径被耦合至第一节点以提供反馈信号，反馈信号经由反馈路径中的环路滤波器加至位于迟滞比较器模块(302)的上游中环路滤波器(202)之前的前馈路径。迟滞比较器模块(302)被配置成使得第一节点处的时间编码信号的状态中的任何改变被同步至第一时钟信号(CLK1)。(701)被施加至迟滞比较器模块的输入或者被施

公开(公告)号：CN110168930B

公开(公告)日：2023-09-08

申请号：CN201780071853.6

申请日：2017-11-21

申请人： 混合信号设备股份有限公司

发明人： T·于 ,  A·玛迪塞提

IPC分类号： H03F3/217 ,  H03K7/08 ,  H04B10/2575 ,  H04B14/06 ,  H03M3/00 ,  H03M3/02 ,  H04B10/00 ,  H03F3/19

摘要： 公开了一种并行Δ‑Σ调制器架构。并行Δ‑Σ调制器架构包括信号解复用器，该信号解复用器被配置为接收输入信号并且解复用输入信号以输出多个流，并行执行的多个Δ‑Σ调制器，每个Δ‑Σ调制器被配置为从多个流中接收流并且生成Δ‑Σ调制输出，以及信号复用器，该信号复用器被配置为从多个Δ‑Σ调制器接收多个Δ‑Σ调制输出，并且将多个Δ‑Σ调制输出一起复用到脉冲序列中。

公开(公告)号：CN110168937B

公开(公告)日：2023-07-18

申请号：CN201780082928.0

申请日：2017-11-21

申请人： 索尼半导体解决方案公司

发明人： 马上崇

IPC分类号： H03M1/08 ,  H03M1/74 ,  H03M3/02 ,  H04N25/75

摘要： 包括积分电路单元、量化电路单元、第一电流导引数字模拟转换单元和第二电流导引数字模拟转换单元，该积分电路单元对模拟输入信号的值和反馈值之间的差分进行积分，该量化电路单元将积分电路单元的输出转换为数字值，该第一电流导引数字模拟转换单元根据量化电路单元的输出生成反馈值，该第二电流导引数字模拟转换单元不同于该第一电流导引数字模拟转换单元。此外，该第一电流导引数字模拟转换单元的输出终端或该第二电流导引数字模拟转换单元的输出终端连接至该积分电路单元的输入终端。

公开(公告)号：CN108712172B

公开(公告)日：2023-06-23

申请号：CN201810834616.7

申请日：2018-07-26

申请人： 福州大学

发明人： 魏榕山 ,  林家城 ,  郑辉方

IPC分类号： H03M3/02 ,  G01D21/02

摘要： 本发明涉及一种增量型Sigma‑Delta数模转换器。整体电路采用的开关电容结构来实现，电路运用相关双采样技术来减小失调和误差，由两级积分器组成，且第一级积分器采用增益自举运放。本发明电路结构清晰简单，具有高精度、低功耗的优点。

公开(公告)号：CN114747146A

公开(公告)日：2022-07-12

申请号：CN202080084054.4

申请日：2020-12-10

申请人： 罗姆股份有限公司

发明人： 山上真司

IPC分类号： H03M3/02 ,  H03H17/00 ,  H03H17/06

摘要： 过采样滤波器(110)对数字音频信号(S1)过采样。ΔΣ调制器(120)将过采样滤波器(110)的输出(S2)ΔΣ调制。D/A转换器(130)将ΔΣ调制器(120)的输出(S3)转换为模拟音频信号(S4)。过采样滤波器(110)包括能够执行固件的处理器(112)，运算算法被构成为可编程。

公开(公告)号：CN108352842B

公开(公告)日：2022-03-04

申请号：CN201680067634.6

申请日：2016-11-04

申请人： 株式会社村田制作所

发明人： 高濑恭英 ,  松谷康之

IPC分类号： H03M3/02 ,  H03M1/12

摘要： 提供一种无需设置阻抗变换电路、还不需要放大器、小型且低耗电的、具备进行Δ调制或混合型调制的A/D变换器的传感器装置。为此，在A/D变换器(21A)中，运算模拟输入信号与预测值的差分的加法器由包括作为输入信号源的电容性电荷输出元件(22)与电容器(23)的串联电路的电容型加法器(24)构成，电荷输出元件(22)自身所具有的电容分量被用于构成电容型加法器(24)的电容的一部分。由数字预测滤波器(25)根据量化器(27)的输出来生成预测值，利用电容型加法器(24)来运算在电荷输出元件(22产生的模拟输入信号与预测值的差分。通过量化器(27)对该差分进行量化并进行编码，因此模拟输入信号通过A/D变换器(21A)而被进行Δ调制，被变换为数字信号(dout)。

公开(公告)号：CN107615379B

公开(公告)日：2021-12-24

申请号：CN201680032203.6

申请日：2016-05-27

申请人： 索尼公司

发明人： 福井隆郎

IPC分类号： G10L19/00 ,  H03M3/02

摘要： 本发明涉及使用简单配置使得能够对具有不同采样频率的多个DSD信号进行切换的信号处理装置、信号处理方法和程序。获取单元获取选自通过在单个音频信号中使用多个采样频率进行Δ‑Σ调制所获取的多个数字音频信号中的具有预定采样频率的数字音频信号。当所获取的数字音频信号的采样频率低于Δ‑Σ解调器的操作时钟时，插值单元对所获取的数字音频信号进行预插值处理。本发明可以用于例如信号处理装置。

公开(公告)号：CN113615093A

公开(公告)日：2021-11-05

申请号：CN202080022574.2

申请日：2020-03-23

申请人： 德克萨斯仪器股份有限公司

发明人： U·K·阿加瓦尔 ,  A·坎南 ,  R·维什韦什瓦拉 ,  A·苏布兰马尼安 ,  P·R·盖拉波特 ,  D·M·托迪 ,  A·A·帕奇

IPC分类号： H03M1/12 ,  H03M3/02

摘要： 一种电路(100)包括可编程增益放大器(PGA 102)，该PGA具有PGA输出。该电路(100)进一步包括具有耦合至PGA输出的输入的Δ‑Σ调制器(104)。该电路(100)还包括数字滤波器(114)和动态范围增强器(DRE)电路(110)。数字滤波器(114)耦合至Δ‑Σ调制器输出以及PGA(102)。DRE电路(110)被配置为监测Δ‑Σ调制器输出的信号电平。响应于信号电平小于DRE阈值，DRE电路(110)被配置为将PGA编程为大于单位增益的增益水平以及致使数字滤波器实现与待被编程到PGA(102)中的增益水平相同幅值的衰减。

公开(公告)号：CN113328754A

公开(公告)日：2021-08-31

申请号：CN202110627441.4

申请日：2021-06-04

申请人： 西安交通大学

发明人： 吴凯凯 ,  王红义 ,  陈晨 ,  陶韬 ,  聂瑞雨 ,  王双彦

IPC分类号： H03M3/02

摘要： 本发明提供一种环路延迟补偿电路及Sigma Delta模数转换器，通过调整DAC1～DAC4的输入信号码值，控制差分输入对输入时钟信号的工作电流，而时钟CKP1与时钟CKP2相位相差90度，时钟CKP1与时钟CKN1相位相差180度，这四组时钟信号同时在电阻R1和R2上叠加生成的信号在CKP1一个时钟周期内存在延时，通过调节DAC1 ～DAC4 的输入码值即可控制延迟时间大小。该电路可以通过设置DAC1～DAC4的输入码值调节高频采样时钟一个周期内的延迟时间用于环路延迟的补偿，以解决过量环路延迟问题。

公开(公告)号：CN105594127B

公开(公告)日：2021-03-12

申请号：CN201480054216.4

申请日：2014-10-02

申请人： 甲骨文国际公司

发明人： F·马纳德

IPC分类号： H03M3/02

摘要： 一种模数转换器，包括接收具有摆动信号频率的摆动信号的反馈回路。该反馈回路包括在第一比较器输入端通过第一电阻组件接收摆动信号并且输出具有或者高输出或者低输出的第一输出信号的比较器。该反馈回路还包括以采样频率采样第一输出信号并且输出第二输出信号的采样组件以及接收第二输出信号并且输出第三输出信号的第一积分器组件。第三输出信号由于反馈回路中的反馈动作而跟踪摆动信号。最后，模数转换器还包括积分第二输出信号以便提供摆动信号的数字表示的最终的离散积分器组件。