利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

22 条记录 (耗时 0.012 秒)

    Method and apparatus for controllable indexed memory addressing in a data processing system
    11.
    发明公开
    Method and apparatus for controllable indexed memory addressing in a data processing system 失效
    数据文件系统中的Verfahren undGerätzur steuerbaren indexierten Speicheradressierung in einem Datenverarbeitungssystem。

    公开(公告)号：EP0090385A2

    公开(公告)日：1983-10-05

    申请号：EP83103020.0

    申请日：1983-03-26

    申请人： GENERAL ELECTRIC COMPANY

    发明人： Beall, Donald Lee ,  Tomlinson, Harold Woodruff, Jr.

    IPC分类号： G06F9/36

    CPC分类号： G06F9/355

    摘要： Method and apparatus is disclosed for loading the content of a data memory address register with a selected portion of a data word as it is being read from that same memory such that, during the next memory access cycle, an indexed jump may be made to a desired memory location other than the next successive location in the data memory.

    摘要翻译： 公开了一种用于将数据存储器地址寄存器的内容与数据字的所选部分一起载入的方法和装置，因为它正在从同一存储器读取，使得在下一个存储器访问周期期间，可以对索引的跳转进行索引的跳转 期望的存储器位置，而不是数据存储器中的下一个连续位置。

    Verfahren und Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
    13.
    发明公开
    Verfahren und Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors 失效
    方法和电路装置用于扩展卷寻址的中央处理单元，特别是微处理器。

    公开(公告)号：EP0010263A1

    公开(公告)日：1980-04-30

    申请号：EP79103913.4

    申请日：1979-10-11

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Sattler, Walter, Dipl.-Ing.

    IPC分类号： G06F13/00 ,  G06F9/36

    CPC分类号： G06F9/342 ,  G06F12/0623

    摘要： Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors, über den durch den Adressenvorrat eines vorgesehenen Befehlszählers gegebenen Adressenumfang hinaus. Um diese Erweiterung ohne Bereitstellung einer weiteren Zentraleinheit zu ermöglichen, ist vorgesehen, zumindest eine Grundadresse der Zentraleinheit dazu heranzuziehen, die Abgabe zu sätzlicher Adreßbits zu bewirken, die mit den Adreßbits der betreffenden Grundadresse zu einer Erweiterungsadresse zusammengefaßt werden. Die Hauptanwendung der vorliegenden Erfindung ergibt sich in der Zentraleinheit einer Fernschreib-Nebenstellenanlage.

    摘要翻译： 本发明涉及一种方法和用于扩展卷寻址的中央处理单元，特别是微处理器，超越由提供指令计数器的地址范围的地址提供给定的电路布置。 为了使这个放大，而不提供进一步的中央部的，被设置来指中央单元中的至少一个基地址，以使输送到sätzlicher地址位与基本地址的到扩展地址的地址位结合。 本发明的主要应用导致电传PBX的中央单元。

    Dispositif d'adressage de pages dans un système de traitement de données
    14.
    发明公开
    Dispositif d'adressage de pages dans un système de traitement de données 失效
    页中的数据处理系统寻址。

    公开(公告)号：EP0006485A1

    公开(公告)日：1980-01-09

    申请号：EP79101723.9

    申请日：1979-06-01

    申请人： International Business Machines Corporation

    发明人： Dixon, Jerry Duane ,  Leininger, Joel Calvin

    IPC分类号： G06F9/36 ,  G06F13/00 ,  G11C8/00

    CPC分类号： G06F9/342 ,  G06F9/32 ,  G06F9/34

    摘要： Dispositif d'adressage de pages dans un système de traitement comportant un registre d'adressage de pages de données (27) et un registre d'adressage de pages d'instructions (28) pouvant être modifiés au cours de l'exécution d'un programme permettant l'adressage de données d'un programme pouvant se trouver dans la même page que les instructions ou dans une page différente. Si une instruction ayant transféré dans le registre de retard (35) le contenu des registres d'adressage (27 et 28) avant introduction d'une nouvelle information d'adressage dans le registre d'adressage (28) est suivie d'une instruction de branchement, l'adresse de l'instruction suivante est donnée par le contenu du registre d'adressage (28) et par l'adresse de déplacement dans cette page donnée par le champ d'adresse dans l'instruction de branchement. Le contenu du registre d'adresse d'instruction (4) et le contenu du registre de retard (35) sont transférés dans le registre de liaison (6).

    Index limited continuous operation vector processor
    18.
    发明公开
    Index limited continuous operation vector processor 失效
    指数有限公司连续操作向量处理器。

    公开(公告)号：EP0088544A1

    公开(公告)日：1983-09-14

    申请号：EP83300817.0

    申请日：1983-02-17

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Yamazaki, Isamu

    IPC分类号： G06F9/36

    CPC分类号： G06F15/8061

    摘要： The vector processor of the present invention is designed to have a first function for classifying, generating and storing in advance a separate index set by judging the attribute of specified data and a second function for continuously performing operand access only for the index value belonging to the specified index set out of the index sets generated by the first function, thus avoiding the deterioration of the efficiency of pipeline processing even when the calculation of array date having different operation content according to the attribute of the specified data. Accordingly it can perform continuous calculation of a plurality of different conditioned expressions at high speed by arranging so as to operate the first and the second functions concurrently with the value results from the operation by the second function being used by the first function as a data for discriminating the attribute of the data.

    External memory device with base register
    20.
    发明公开
    External memory device with base register 失效
    与基址寄存器外部存储设备。

    公开(公告)号：EP0007028A1

    公开(公告)日：1980-01-23

    申请号：EP79102095.1

    申请日：1979-06-25

    申请人： BURROUGHS CORPORATION (a Michigan corporation)

    发明人： Drogichen, Daniel P.

    IPC分类号： G06F9/36 ,  G06F13/00 ,  G11C8/00

    CPC分类号： G06F9/26 ,  G06F9/24

    摘要： A device for use with a digital computer for storing standard software used by the computer and modifying the address portions of the standard software prior to transmission to the computer. The device includes a ROM package containing a ROM within which is stored a standard software subprogram written assuming it is stored at an absolute location in the computer's memory other than its actual location in the computer's memory system. Also included in the ROM package is a base register which can be loaded, under control of the operating system software, with an offset value reflecting the difference betweenthe actual starting memorysystem location of the subprogram stored in the ROM and the assumed absolute starting location of the subprogram. Each ROM word includes an extra bit to indicate whether the corresponding data word contains an address requiring relocation. As a word is read out of ROM, a gating circuit tests whether an address relocation is required. If the test is positive, the gating circuit gates the value in the base register into one input of an adder located on the ROM package, the other input to the adder coming from the data word read out of the ROM. The resulting modified data word outputted from the adder is sent to the computer. If the ROM output does not indicate that a relocation is required, the gating circuit provides a zero input to the adder so that the adder output reflects the unmodified input from the ROM.