公开(公告)号：EP0026276A1

公开(公告)日：1981-04-08

申请号：EP80103971.0

申请日：1980-07-10

申请人： International Business Machines Corporation

发明人： Anantha, Narasipur Gundappa ,  Cavaliere, Joseph Richard ,  Konian, Richard Robert ,  Srinivasan, Gurumakonda, Ramaswamiengar ,  Stoller, Herbert Ivan ,  Walsh, James Leo

IPC分类号： H01L29/08 ,  H01L29/10 ,  H01L21/00

CPC分类号： H01L21/033 ,  H01L29/0826 ,  H01L29/1004 ,  Y10S148/131 ,  Y10S148/141

摘要： A method for making a bipolar filamentary pedestal transistor having reduced base-collector capacitance attributably to the elimination of the extrinsic base-collector junction. Silicon is deposited upon a coplanar oxide-silicon surface in which only the top silicon surface of the buried collector pedestal (3) is exposed through the oxide (4). Epitaxial silicon forming the intrinsic base region (9) deposits only over the exposed pedestal surface while polycrystalline silicon forming the extrinsic base region (8) deposits over the oxide surface. The polycrystalline silicon is etched away except in the base region. An emitter is formed in the base region and contacts are made to the emitter, base and collector regions.

公开(公告)号：EP0001586A1

公开(公告)日：1979-05-02

申请号：EP78101056.6

申请日：1978-10-03

申请人： International Business Machines Corporation

发明人： Anantha, Narasipur Gundappa ,  Bhatia, Harsaran Singh ,  Walsh, James Leo

IPC分类号： H01L27/08 ,  H01L21/70

CPC分类号： H01L29/0649 ,  H01L21/743 ,  H01L21/82285 ,  H01L27/0755 ,  H01L27/0826 ,  H01L27/0828 ,  Y10S148/131

摘要： Eine integrierte Halbleiteranordnung mit vertikalen, komplementären Transistoren besteht aus einer in durch Isolationszonen (26) in erste Gebiete für NPN-Transistoren und zweite Gebiete für PNP-Transistoren unterteilten Epitaxieschicht (18) auf einem P-Substrat (10), wobei'in jedem Bereich eine vergrabene N + -Zone (20) vorhanden ist.
Der im ersten Gebiet untergebrachte NPN-Transistor umfaßt die vergrabene N + -Zone (20) als Subkollektor, eine diesen mit der Oberfläche verbindende N + ∂ Kollektoranschlußzone, eine in die Epitaxieschicht (18) eingebrachte P-Basiszone (36) und eine in diese eingebrachte N + -Emitterzone.
Der im zweiten Gebiet untergebrachte PNP-Transistor umfaßt eine durch lonenimplantation in das Grenzgebiet zwischen Epitaxieschicht (18) und vergrabener N + -Zone (20) eingebrachte P-Emitterzone (32), eine P-Emitteranschlußzone eine N + -Basisanschlußzone in der die Basiszone bildenden Epitaxieschicht (18) und einen auf die Epitaxieschicht (18) aufgebrachten, einen Schottkykollektor bildenden Metallkontakt (60). Die vergrabene N + -Zone (20) mit einer entsprechenden N + -Anschlußzone kann hier mit dem P-Substrat (10) einen sperrenden, also isolierenden Übergang bilden. Bei der Herstellung lassen sich P-Bastszone des NPN-Transistors und P-Emitteranschlußzone des PNP-Transistors, femer die N + -Anschlußzonen zu den vergrabenen N + -Zonen beider Transistoren und schließlich die N + -Emitterzone des NPN-Transistors und die N + -Basisanschlußzone des PNP-Transistors jeweils gleichzeitig in einem Verfahrensschritt verwirklichen.

摘要翻译： 具有垂直互补晶体管的集成半导体器件由一个由一P型衬底（10）上的隔离区（26）中的NPN晶体管的第一区域，和用于PNP晶体管的外延层（18）的第二区域细分为，一个在每个区域 埋置N <+> - 区（20）的存在。 在容纳在第一区域NPN晶体管包括隐埋的N <+> - 区（20）作为一个子集电极，一个该连接与N的表面<+>δ集电极端子区，在外延层（18）引入P基极区域（36） 并引入到这N个<+> - 发射极区域。 在容纳在第二区域PNP晶体管包括在所述外延层（18）之间的边界区域中，通过离子注入和一埋置N <+> - 区（20）中引入P-发射极区（32），P-发射极区，其N- <+> - 基极端子区 其中基极区域施加（18），所述外延层上形成的外延层（18）和一，一个Schottkykollektor形成金属接触（60）。 隐埋的N <+> - 区（20）与相应的N <+> - 末端区可形成一个屏障，因此与P型衬底（10）在这里绝缘的过渡。 在制备中，所述NPN晶体管的p基区和空白的PNP晶体管的P-发射极区域，此外N个<+> - 包括两个晶体管和N <+>的区域 - - 连接区域到埋置N <+>发射器的区域 实现PNP晶体管在一个工艺步骤中的各同时的基极端子区 - NPN晶体管和N <+>。