公开(公告)号：EP1246420A2

公开(公告)日：2002-10-02

申请号：EP02100302.5

申请日：2002-03-26

申请人： Texas Instruments Incorporated

发明人： Tinsley, Steven J. ,  Hwang, Julie A. ,  Morgan, Mark W.

IPC分类号： H04L25/08

CPC分类号： H03K19/007 ,  H04L25/08

摘要： The present invention provides a method, system and apparatus for providing failsafe detection for a differential receiver. A bus activity signal (11) is activated when receiving a differential data signal of sufficient amplitude to transition through a predetermined threshold. A failsafe signal (620) indicates a low differential voltage condition. A countdown time period commences (85) upon activation of either signal, and a failsafe condition is determined (89) to exist if the failsafe signal is active (87) when the countdown time period expires (86).

公开(公告)号：EP1233516A2

公开(公告)日：2002-08-21

申请号：EP02002870.0

申请日：2002-02-08

申请人： Siemens Schweiz AG

发明人： Ellenberger, Peter

IPC分类号： H03K19/007

CPC分类号： H03K19/007

摘要： In sicherheitskritischen Anwendungen, insbesondere für Stellwerkanlagen, werden aus Logistik- und Kostengründen in redundanten Teilschaltungen (11, 12) identische und identisch programmierte Bauelemente (1, 1') eingesetzt. In den Bauelementen (1, 1') befindliche systematische Fehler können dabei zu einem nicht detektierbaren Doppelfehler führen. Zur Detektion von solchen Doppelfehlern werden für identische Bauelemente (1, 1') mehrere identisch programmierte Bereiche (A1, A2, A3, A4) vorgesehen, die jeweilen verschieden (311, 312; 331, 332; 341, 342) an die jeweilige Teilschaltung (11,12) angeschlossen sind. Die Einbettung der Teilschaltungen (11, 12) in die Logikschaltung kann auf verschiedene, örtliche, mechanische und elektrische Weise erfolgen.

摘要翻译： 逻辑电路具有至少2个冗余部分电路，每个电路包含相同的组件（1），它们被相同地编程用于保持相同的数据。 相同的组件具有不同于部分电路的几个相同编程区域（A1，A2，A3，A4）。 相同编程的区域可以通过保持填充逻辑的区域彼此分离。

公开(公告)号：EP0994566A1

公开(公告)日：2000-04-19

申请号：EP99925298.4

申请日：1999-06-10

申请人： THE NIPPON SIGNAL CO. LTD.

发明人： SAKAI, Masayoshi Yono Off. Nippon Sig. Co., Ltd. ,  SHIRAI, Toshihito Yono Off. Nippon Sig. Co., Ltd.

IPC分类号： H03K19/007

CPC分类号： H03K19/007

摘要： The invention relates to a threshold value operation circuit which can perform an analogue type threshold value operation, and which can generate an AC signal with a stabilized frequency and duty ratio which is not influenced by input signal level or characteristic changes of the circuit elements and the like. A switching device (SWa) is switched by a switching signal (Sg) from an external AC source, to modulate an input signal (Vi) which is the subject of a threshold value operation. A modulation signal (V1) thereof is level detected by a level detection circuit (10) having a previously set threshold value, and if within a range of a predetermined level, an AC output (Vo) is generated from the level detection circuit (10).

公开(公告)号：EP0479515A3

公开(公告)日：1994-10-12

申请号：EP91308910.8

申请日：1991-09-30

申请人： MOTOROLA, INC.

发明人： Hollstein, Roger L. ,  Domer, Steven M. ,  Shapiro, Frederick B.

IPC分类号： H03K19/007 ,  G01R31/28

CPC分类号： H03K19/007 ,  H03K19/086

摘要： A circuit for detecting when a fault condition has occurred includes an input stage (12, 18, 14, 24, 20) responsive to a logic signal supplied to an input of the circuit for providing an output logic signal at an output thereof. An output stage (26), including a pulldown circuit (30, 32), responsive to the output logic signal of the input stage, for providing an output logic signal at an output of the circuit. A fault detection circuit (34, 36) coupled to the output of the input stage and to the output stage for forcing the output of the circuit to a predetermined logic state when the pulldown circuit of the output stage is defective.

公开(公告)号：EP0138706B1

公开(公告)日：1989-11-08

申请号：EP84402029.7

申请日：1984-10-09

申请人： JEUMONT-SCHNEIDER Société anonyme dite:

发明人： Guillaumin, Jacques

IPC分类号： H03K19/007

CPC分类号： H03K19/007

公开(公告)号：EP0133006A3

公开(公告)日：1986-10-29

申请号：EP84305006

申请日：1984-07-24

申请人： WESTINGHOUSE BRAKE AND SIGNAL COMPANY LIMITED

发明人： Badge, Roger ,  Cowen, David William

IPC分类号： G01R31/28 ,  B61L01/18

CPC分类号： B61L1/188 ,  H03K19/007

摘要： To ensure the safe operation of an electronic circuit (10, 12), for example an amplitude modulated carrier signal generator (12), an output (13) of the circuit is analysed to prove the presence of predetermined signal characteristics, for example the carrier signal, or a modulation frequency. The predetermined signal alternatively may be superimposed on an input to the electronic circuit and proved subsequently to be present in the output. The output (13) of the circuit (12) is passed or inhibited, according to whether or not the signal characteristics are proved present, by means of an output enable gate (14) which is self-latching providing the output continuous to be proved correct. A start-up circuit (22) delays a possible inhibit for a limited period following initial power connection to the circuit in order that the output can become established.

公开(公告)号：EP0156251A1

公开(公告)日：1985-10-02

申请号：EP85102900.9

申请日：1985-03-13

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Maier, Willi, Dipl.-Ing. (FH) ,  Voigt, Günter, Dipl.-Ing.

IPC分类号： H03K19/007

CPC分类号： H03K19/007

摘要： Die Efindung beziehtsich auf eine Schaltungsanordnung zur Speicherung dynamischer logischer Signale, in der eine logische "0" durch eine Impulsfolge und eine logische "1" durch ein statisches Signal definiert sind. Um bei Impulsausfällen während des dynamischen logischen "O"-Signals eine Fehlfunktion der Schaltungsanordnung weitgehend auszuschließen und eine sichere Betriebsweise (fail-safe) zu gewährleisten, ist das Eingangssignal über eine Torschaltung (T) geführt, die von einer Gleichrichterschaltung (GL) mit einem Gleichrichtersignal derart beaufschlagt ist, daß Impulsausfälle in begrenzter Anzahl toleriert werden.
Die Erfindung wird angewendet in Reaktorschutzsystemen.

摘要翻译： 1.一种用于存储动态逻辑信号的电路装置，其中 - 逻辑“0”由脉冲串定义，逻辑“1”由静态信号定义，其特征在于 - 在电路的输入（1） 布置存在除了信号输入（2）和信号输出（3）具有控制输入（9）并且将施加到其信号输入（2）的信号切换到其信号的信号的门电路（T） 输出（3）如果d。 C。 在该控制输入端施加电压，其输出（3）通过实现为动态逻辑OR功能的连接元件（M）与电路装置的输出（5）连接， - 输出（ 此外，通过具有整流电路（GL）的动态AND功能块（DU）连接门电路（T）的3），其中 - 施加脉冲串产生d。 C。 即使在脉冲串中存在间隙的情况下，电压信号被维持一段时间，取决于整流电路（GL）的部件的尺寸，整流电路（GL）的输出被引导回控制 输入（9）门电路（T），以保持d。 C。 电压施加在那里一段时间，并且 - 动态AND功能块可以通过进一步的信号来执行，以便复位门电路（T）。

公开(公告)号：EP0101037A3

公开(公告)日：1985-08-07

申请号：EP83107811

申请日：1983-08-08

申请人： HITACHI, LTD.

发明人： Tashiro, Korefumi ,  Akiyama, Hiroyuki

IPC分类号： H03K19/007 ,  H04L27/14 ,  G01R23/15

CPC分类号： H03K19/007

摘要： (57) There is provided a logic device (2, 12, 13) wherein an alternating input signal having a frequency which is one of two frequencies allotted to two input logical values, respectively, positive logic "1" and negative logic "0", is inputted to the device. An output logical value is decided depending on the determination which frequencies the input frequency coincides with or not, and an alternating output signal having a frequency which corresponds to the output logical value is delivered out of the device. The logic device, even when constituted with semiconductor elements, can have highly reliable fail-safe capability and can be reduced in size and weight.

公开(公告)号：EP0138706A3

公开(公告)日：1985-06-12

申请号：EP84402029

申请日：1984-10-09

申请人： JEUMONT-SCHNEIDER Société anonyme dite:

发明人： Guillaumin, Jacques

IPC分类号： H03K19/007

CPC分类号： H03K19/007