公开(公告)号：EP0637186A1

公开(公告)日：1995-02-01

申请号：EP94460022.0

申请日：1994-07-06

Applicant: FRANCE TELECOM exploitant public

Inventor： Boyer, Pierre ,  Dugeon, Olivier ,  Servel, Michel

IPC: H04Q11/04 ,  H04J3/16

CPC classification number: H04J3/247 ,  H04L2012/5612 ,  H04L2012/5616 ,  H04L2012/5672 ,  H04Q11/0478

Abstract: Un système d'allocation d'un intervalle de temps selon l'invention comporte une unité de gestion d'intervalles de temps (UGIT) et une pluralité de compteurs (CSO₁ à CSO n ) reliés entre eux en série de manière que l'entrée d'un compteur (CSO i ) soit reliée à la sortie du compteur précédent (CSO i - 1 ) dans la série, l'entrée du premier compteur (CSO₁) étant reliée à la sortie de l'unité de gestion d'intervalles de temps (UGIT), chaque compteur (CSO i ) étant associé à une entrée portant un signal de demande d'allocation d'intervalle de temps (dem i ) et étant pourvu d'une entrée de commande prévue pour recevoir ledit signal de demande d'allocation (dem i ) et délivrant, soit la valeur d'intervalle de temps (ITin) présente sur son entrée si ledit signal de demande d'allocation (dem i ) est inactif, soit la valeur d'intervalle de temps présente sur son entrée incrémentée d'une unité (ITin + 1) si ledit signal de demande (dem i ) est actif, la sortie de chaque compteur (CSO i ) étant reliée à l'entrée d'un registre (RegAd i ) dont l'entrée de commande est prévue pour recevoir ledit signal de demande (dem i ) correspondant, chaque registre (RegAd i ) délivrant alors, si ledit signal de demande correspondant (dem i ) est actif, un signal d'intervalle de temps alloué (ITa).
L'invention concerne des variantes de réalisation d'un tel système d'allocation et des multiplexeurs qui sont pourvus d'un de ces systèmes.

Abstract translation: 根据本发明的用于分配时间间隔的系统包括时间间隔管理单元（UGIT）和多个计数器（CSO1至CSOn），其以一个计数器（CSOi）的输入为 链接到串联的前一个计数器（CSOi-1）的输出，第一计数器（CSO1）的输入链接到时间间隔管理单元（UGIT）的输出，每个计数器（CSOi）与一个 输入携带时间间隔分配请求信号（demi）并且被提供有控制输入，所述控制输入被提供以接收所述分配请求信号（demi），并且如果所述分配请求（demi）传送存在于其输入上的时间间隔值（ITin） 如果所述请求信号（demi）有效，则每个计数器（CSOi）的输出被链接到信号（demi）的输入端，或者其输入端存在的时间间隔值增加了一个单位（ITin + 1） 一个寄存器（RegAdi）的控件 其输入被提供用于接收所述对应的请求信号（demi），如果所述相应的请求信号（demi）有效，则每个寄存器（RegAdi）然后递送所分配的时间间隔信号（ITa）。 本发明涉及这样的分配系统和多路复用器的变体实施例，其被配备有这些系统之一。

公开(公告)号：EP0613265A1

公开(公告)日：1994-08-31

申请号：EP93200483.1

申请日：1993-02-22

Applicant: ALCATEL BELL Naamloze Vennootschap

Inventor： Schmit, Jean-Jacques ,  van de Pol, Daniel Frans Jozefina ,  van Eeckhout, Rudy

IPC: H04J3/16

CPC classification number: H04Q11/0478 ,  H04J3/247 ,  H04L2012/5672 ,  H04L2012/5678

Abstract: A multiplexing arrangement for multiplexing data packets from different sources into a continuous flow, i.e. without gaps, of serially transmitted data packets. Each packet is constituted by several (13) sets of n(=4) digital words or bytes and by at least one set of r(=1) digital words, with r smaller than n. The arrangement includes several input memory units (RAM0-RAM3) each adapted to receive and to store at least one packet and comprising several memory portions each able to store up to n digital words of a packet, two input registers (RGR/RGN) adapted to read from the memory portions either one set of r digital words, one set of n digital words, or both simultaneously, a multiplexing means (MUX) adapted to combined the read sets and to transfer at least a portion of the combined sets to an output terminal (OUT) of the arrangement. The multiplexing means includes buffer means (BUFF),mixing means (MIX1) and transfer means (MIX2) for transferring, under the control of control means (CNTL), portions of n digital words from the combined sets and for re-combining the remaining part of these combined sets with other sets received from the input registers in order to obtain the above continuous flow data packets.

Abstract translation: 一种用于将来自不同源的数据分组复用成串行传输的数据分组的连续流即无间隙的复用装置。 每个分组由n（= 4）个数字字或数字组合的数个（13）组和至少一组r（= 1）数字字构成，r小于n。 该装置包括多个输入存储器单元（RAM0-RAM3），每个输入存储器单元适于接收和存储至少一个分组，并且包括几个存储器部分，每个存储部分能够存储多达n个数字字的数字字，两个输入寄存器（RGR / RGN） 从存储器部分读取一组r个数字字，一组n个数字字，或同时两个;两个组合的多路复用装置（MUX），并将所述组合集合的至少一部分传送到 输出端子（OUT）。 多路复用装置包括缓冲器装置（BUFF），混合装置（MIX1）和传送装置（MIX2），用于在控制装置（CNTL）的控制下传送来自组合装置的n个数字字的部分，并重新组合剩余的 这些组合集合的一部分与从输入寄存器接收的其他集合以便获得上述连续流数据分组。

公开(公告)号：EP0544217A1

公开(公告)日：1993-06-02

申请号：EP92119961.8

申请日：1992-11-24

Applicant: NEC CORPORATION

Inventor： Yamamura, Yoshihiro, c/o NEC Corporation

IPC: H04J3/16 ,  H04L12/64

CPC classification number: H04L12/6418 ,  H04J3/247 ,  H04L2012/5652 ,  H04L2012/5671 ,  H04L2012/5672 ,  H04L2012/6459 ,  H04L2012/6481

Abstract: In a device for processing a time division multiplexed signal into asynchronous transfer mode cells, each comprising an information field, a single building unit (23) successively builds first through M-th cells (M: a plural and natural number) as the asynchronous transfer mode cells so that the information field of an m-th cell of the first through the M-th cells comprises first through N-th PCM signals (N: another plural and natural number) of an m-th frame of first through M-th frames of the time division multiplexed signal, where m consecutively varies from 1 to M. The first through the N-th PCM signals of the m-th frame are successively extracted from the time division multiplexed signal by an extracting unit (21). When the information field of each of the first through the M-th cells comprises first through N-th bytes and a prescribed number of remaining bytes, the building unit successively builds the first through the M-th cells so that the first through the N-th extracted signals of the m-th frame are placed in the first through the N-th bytes of the m-th cell, respectively, and that empty bytes are placed in the remaining bytes of the m-th cell.

Abstract translation: 在将时分多路复用信号处理为异步传输模式单元的装置中，每一单元包括一个信息区，单个构建单元（23）先连接建立第M个单元（M：多个和自然数）作为异步传输 使得第一至第M个单元的第m个单元的信息字段包括第一至第M单元的第m帧的第一至第N个PCM信号（N：另外多个和自然数） 时分复用信号的第三帧，其中m从1到M连续变化。由提取单元（21）从时分复用信号中连续提取第m帧的第一到第N个PCM信号。 当第一至第M个单元中的每一个的信息字段包括第一至第N字节和规定数量的剩余字节时，构建单元依次构建第一至第M个单元，使得第一至第N个单元 第m个帧的提取信号分别被放置在第m个单元的第1个到第N个字节中，并且空字节被放置在第m个单元的剩余字节中。

公开(公告)号：EP0494284A4

公开(公告)日：1992-11-19

申请号：EP91912635

申请日：1991-06-24

Applicant: CODEX CORPORATION

Inventor： BHARGAVA, AMIT ,  HLUCHYJ, MICHAEL, G. ,  YIN, NANYING

IPC: H04J3/24 ,  H04L12/56 ,  H04Q11/04

CPC classification number: H04J3/247 ,  H04L2012/5632 ,  H04L2012/5647 ,  H04L2012/5651 ,  H04L2012/5672 ,  H04L2012/5679 ,  H04Q11/0478 ,  Y10S370/902

公开(公告)号：EP0502436A2

公开(公告)日：1992-09-09

申请号：EP92103448.4

申请日：1992-02-28

Applicant: HITACHI, LTD.

Inventor： Kozaki, Takahiko ,  Yanagi, Junichirou ,  Aiki, Kiyoshi ,  Ito, Yutaka ,  Aoki, Kaoru

IPC: H04L12/56 ,  H04J3/16

CPC classification number: H04L12/5601 ,  H04J3/247 ,  H04L12/5602 ,  H04L49/108 ,  H04L49/203 ,  H04L49/255 ,  H04L2012/5638 ,  H04L2012/5672 ,  H04Q11/0478

Abstract: An ATM switching system comprises a switch unit including a plurality of input ports and a plurality of output ports having the same cell transmission rate, and a multiplexer for multiplexing cell trains outputted from at least two output ports into a single cell train and outputting the cell train to a high-speed output line (and/or a demultiplexer for demultiplexing a cell train from an output port into a plurality of cell trains and outputting the cell trains to a plurality of low-speed output lines). The switch unit includes a buffer memory for temporarily storing cells inputted from the input ports while forming a queue chain for each output line to which each cell is to be outputted, a demultiplexer for distributing the cells read from the buffer memory among the output ports in circulation, and a buffer memory control circuit for controlling the write and read operation of cells with the shared buffer memory. The buffer memory control circuit has a control table device for outputting an identifier of an output line to which the cells read from the shared buffer memory are to be outputted, and cells are read from the chain designated by the output line identifier outputted from the control table device.

Abstract translation: ATM交换系统包括具有多个输入端口和具有相同小区传输速率的多个输出端口的交换单元，以及多路复用器，用于将从至少两个输出端口输出的单元列多路复用为单个单元列，并输出该单元 训练到高速输出线（和/或解复用器，用于将单元列从输出端口分解成多个单元列，并将单元列输出到多个低速输出线）。 开关单元包括缓冲存储器，用于临时存储从输入端口输入的单元，同时形成用于每个单元将被输出到的每个输出线的队列链;解复用器，用于将从缓冲存储器读取的单元在输出端口之间分配 循环，以及用于通过共享缓冲存储器控制单元的写入和读取操作的缓冲存储器控制电路。 缓冲存储器控制电路具有控制表装置，用于输出要从共享缓冲存储器读取的单元输出的输出行的标识符，并且从由控制器输出的输出行标识符指定的链中读取单元 桌面设备

公开(公告)号：EP0483229A1

公开(公告)日：1992-05-06

申请号：EP90911304.0

申请日：1990-07-23

Applicant: BRITISH TELECOMMUNICATIONS public limited company

Inventor： PEARSON, Ian, David 5 Coopers Road

IPC: H04J3 ,  H04J14 ,  H04Q11

CPC classification number: H04Q11/0003 ,  H04J3/247 ,  H04J14/0226 ,  H04J14/0246 ,  H04J14/0247 ,  H04J14/0282 ,  H04J14/08

Abstract: Dans un système servant à transmettre des cellules de données à partir d'un émetteur (1) et vers un récepteur (2, 3), chaque cellule comporte une en-tête à format fixe contenant des informations d'adresse et une tranche de temps à format libre de durée prédéterminée. Les cellules peuvent être transmises par un réseau optique (4), et dans ce cas les cellules passent par un commutateur optique (5) qui lit l'en-tête et est transparent à la tranche de temps à format libre. Des cellules de deuxième niveau sont formés avec une en-tête de deuxième niveau et une tranche de temps remplie d'un certain nombre de cellules du premier niveau.

公开(公告)号：EP0450974A2

公开(公告)日：1991-10-09

申请号：EP91303017.7

申请日：1991-04-05

Applicant: AT&T Corp.

Inventor： Eng, Kai Y. ,  Gitlin, Richard D. ,  Karol, Mark J.

IPC: H04J3/16 ,  H04L12/56

CPC classification number: H04J3/247 ,  H04J3/1682

Abstract: A congestion control method and apparatus for use with a communications link (111) comprising a plurality of N channels (106-110). A plurality of at most N-1 queues (101-104) are sequentially polled, and data is output therefrom to the communications link, thereby leaving at least one remaining channel (110). After the at most N-1 queues are polled, a determination is made as to at least one of the at most N-1 queues which is closest to a data overflow condition. The remaining at least one channel is then utilized to transmit data from the at least one queue which is closest to a data overflow condition.

Abstract translation: 一种用于与包括多个N个信道（106-110）的通信链路（111）一起使用的拥塞控制方法和装置。 多个最多N-1个队列（101-104）被顺序轮询，并且数据从其输出到通信链路，从而留下至少一个剩余信道（110）。 在轮询最多N-1个队列之后，确定最接近数据溢出条件的至多N-1个队列中的至少一个队列。 剩余的至少一个信道然后用于从最接近数据溢出条件的至少一个队列发送数据。

公开(公告)号：EP0434972A2

公开(公告)日：1991-07-03

申请号：EP90122142.4

申请日：1990-11-20

Applicant: TELENORMA GMBH

Inventor： Krautkrämer, Wilfried, Dipl-Ing. ,  Artun, Berkan, Dipl-Ing. ,  Schlichthärle, Dietrich, Dr. ,  Keles, Burhan, Dipl.-Ing.

IPC: H04J3/16 ,  H04L12/48 ,  H04Q11/04 ,  H04L5/22

CPC classification number: H04Q11/0478 ,  H04J3/247 ,  H04L2012/5614 ,  H04L2012/5672

Abstract: Es soll erreicht werden, daß bei der Einführung von Breitband-Kommunikationsnetzen existierende Vermittlungsanlagen und Endgeräte des Dienste integrierenden Digitalnetzes ISDN unverändert beibehalten werden können und mit auf asynchroner Basis arbeitenden Breitband-Kommunikations-Vermittlungsanlagen zusammen arbeiten.
Ein Anschlußorgan einer im asynchronen Zeitmultiplex arbeitenden ATM-Vermittlungsanlage ist jeweils mit einem zugeordneten Anschlußorgane an einer ISDN-Vermittlungsanlage verbunden. Dort werden ISDN-Schmalbanddaten den Breitbanddaten hinzugefügt und/oder von diesen getrennt, indem mit Verletzungen der Coderegel gearbeitet wird. Beide Arten von Daten werden gemeinsam über eine Teilnehmeranschlußleitung zu einer Netzabschlußeinrichtung übertragen woran Endgeräte verschiedener Kategorie angeschlossen sein können.
Sowohl Breitbandvermittlungsanlagen nach dem asynchronen Zeitmultiplexverfahren als auch bestehende ISDN-Vermittlungsanlagen können zusammenarbeiten, ohne daß Vorleistungen größeren Umfangs erforderlich sind. Bei der Einführung von Breitband-Kommunikationsnetzen können bestehende Netzstrukturen des Dienste integrierenden Digitalnetzes beibehalten werden, wobei auch vorhandene Endgeräte benutzbar sind, welche mit Endgeräten des Breitband-Kommunikationsnetzes ohne weiteres kommunizieren können.

Abstract translation: 2.1目的是，当宽带通信网络的引入，现有的交换系统和综合业务数字网ISDN可以保持不变，并且与宽带通信交换系统在异步基础上操作合作的端子。 2.2一种在异步时分复用操作的ATM交换系统的每一种情况下访问构件在一个ISDN交换系统相关联的接入构件被连接到。在这一点上，ISDN窄带数据被添加到宽带数据和/或从分离 通过与违规的编码规则的工作论文。 这两种类型的数据是共同经由用户线到一个网络终端设备，以各种类别的哪个端子可连接反mitted。 2.3这两种宽带交换系统gemäß到异步时分多路复用方法和现有的ISDN交换系统能够互通，而不需要大规模的初步工作。 上引入宽带通信网络的，现有的集成服务数字网络可以保留，因此现有的终端可以使用能够与宽带通信网络的终端很容易沟通的网络结构。

公开(公告)号：EP3389202A1

公开(公告)日：2018-10-17

申请号：EP17305449.5

申请日：2017-04-14

Applicant: Nokia Solutions and Networks Oy

Inventor： DUPAS, Arnaud ,  LAYEC, Patricia ,  DUTISSEUIL, Eric

IPC: H04J3/24 ,  H04J3/06 ,  H04L27/00 ,  H03M9/00

CPC classification number: H04J3/0697 ,  H03M9/00 ,  H04B1/0067 ,  H04J3/247 ,  H04L27/0008

Abstract: The present invention refers to a transmitter (1) comprising:
- a serializer (3) comprising a plurality of inputs (3a) configured for receiving incoming data signals comprising successive data packets corresponding to a plurality of channels, the serializer being configured for serializing the said incoming data signals in an output signal,
wherein the transmitter (1) also comprises:
- a first oscillator (5a) configured for providing a first clock signal associated to a first frequency to the serializer (3),
-a second oscillator (5b) configured for providing a second clock signal associated to a second frequency different from the first frequency to the serializer (3),
- a first fast switching device (7) having a first input (7a) linked to the first oscillator (5a), a second input (7b) linked to the second oscillator (5b) and an output (7d) linked to the serializer (3), the first fast switching device (7) being configured for switching between a first switching state wherein the first input (7a) is linked to the output (7d) and a second switching state wherein the second input (7b) is linked to the output (7d),
and wherein the transmitter (1) is configured, upon receipt of a clock signal change signal, for switching the first fast switching device (7) from the first to the second switching state.

公开(公告)号：EP2562947B1

公开(公告)日：2016-01-20

申请号：EP11791869.8

申请日：2011-04-27

Applicant: Huawei Technologies Co., Ltd.

Inventor： HU, Xing ,  ZHOU, Jianlin ,  CAO, Yang

IPC: H04B10/272 ,  H04J3/16 ,  H04J14/00

CPC classification number: H04B10/272 ,  H04J3/247 ,  H04J14/0282 ,  H04Q11/0066 ,  H04Q11/0067 ,  H04Q2011/0081 ,  H04Q2213/1301