利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.012 秒)

    Überwachungsschaltung für Digitalsignale
    3.
    发明公开
    Überwachungsschaltung für Digitalsignale 失效
    ÜberwachungsschaltungfürDigitalsignale。

    公开(公告)号：EP0191421A2

    公开(公告)日：1986-08-20

    申请号：EP86101547.7

    申请日：1986-02-06

    申请人： Alcatel N.V. ,  Alcatel SEL Aktiengesellschaft

    发明人： Klein, Michael, Dr. ,  Wölk, Joachim

    IPC分类号： H04L1/20

    CPC分类号： H04L1/20

    摘要： Es wird eine Überwachungsschaltung für Digitalsignale vorgestellt, mit der in einer getakteten Schaltung festgestellt werden kann, ob auf einer zu überwachenden Datenleitung innerhalb einer vorgegebenen Zeitdauer, beispielsweise einer Rahmendauer, der Signalpegel wechselt, woraus auf das Vorhandensein eines Informationsflusses geschlossen wird.

    摘要翻译： 通过该电路，可以在时钟电路中确定信号电平是否在要监视的数据线上的预定时间间隔（例如一个帧周期）内改变，从中推断信息流的存在。

    Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales
    5.
    发明公开
    Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales 失效
    用于再生和同步数字信号的电路布置

    公开(公告)号：EP0225587A3

    公开(公告)日：1991-04-10

    申请号：EP86116757.5

    申请日：1986-12-02

    申请人： Alcatel SEL Aktiengesellschaft ,  ALCATEL N.V.

    发明人： Klein, Michael, Dr. ,  Wölk, Joachim ,  Liu, Shao Han

    IPC分类号： H03K5/01 ,  H03K5/135 ,  H04L25/20

    CPC分类号： H04L7/0337 ,  H03K5/135 ,  H04L25/061

    摘要： Eine steuerbare Verzögerungsleitung (VZL) ist in Reihe mit einer Entscheidungslogik (EL) geschaltet und wird von dem digitalen Signal durchlaufen. Die Entscheidungslogik (EL) ist über Steuerleitungen (UPO, DOWN0) und die Verzö­gerungsleitung (VZL) über Adressenleitungen (S0, S1, S2, S3) mit einer Verzögerungsregeleinheit (VRE) verbunden. Die Entscheidungslogik (EL) weist eine mit dem Systemtakt (CK) über eine Taktleitung (TL) verbundene Abtastschaltung (AS) und eine Auswerteeinheit (AWE) auf. Ein ankommendes digitales Signal wird zunächst zu fünf verschiedenen Zeit­punkten abgetastet und dann bewertet, wobei zusätzlich das Vorliegen einer Minimal- oder einerMaximalverzögerung der Verzögerungsleitung (VZL) berücksichtigt wird. An einem ersten (ZO) und einem zweiten Zustandsanzeigeaus­gang (Z1) der Auswerteeinheit (AWE) ist jederzeit die Systemtakt-Daten-Phasenbeziehung abgreifbar.

    Schaltungsanordnung, deren Verwendung und Prüfverfahren für ein Nachrichtennetzwerk
    6.
    发明公开
    Schaltungsanordnung, deren Verwendung und Prüfverfahren für ein Nachrichtennetzwerk 失效
    电路装置，用于通信网络的使用和试验方法。

    公开(公告)号：EP0265837A2

    公开(公告)日：1988-05-04

    申请号：EP87115471.2

    申请日：1987-10-22

    申请人： Alcatel SEL Aktiengesellschaft ,  ALCATEL N.V.

    发明人： Kaltbeitzel, Günter ,  Klein, Michael, Dr. ,  Renner, Martin ,  Wölk, Joachim

    IPC分类号： H04M3/24 ,  H04Q11/04 ,  H04Q3/52

    CPC分类号： H04Q11/0421 ,  H04M3/244 ,  H04Q11/0478

    摘要： Schaltungsanordnung mit einem fest eingebauten Testsignalgenerator (TG) und einer davon unabhängigen ebenfalls fest eingebaute Fehlererkennungsschaltung (PE). Von außen kann veranlaßt werden, daß ein Signalweg an einer bestimmten Stelle aufgetrennt und dort das Signal des Testsignalgenerators (TG) eingespeist wird. Das an einer anderen, ebenfalls von außen wählbaren Stelle des Signalwegs abgenommene Signal wird in der Fehlererkennungsschaltung (PE) überprüft; das Ergebnis wird nach außen gegeben.
    Eine solche Schaltungsanordnung wird vorteilhaft dort eingesetzt, wo eine Vielzahl gleicher Schaltungsanordnungen zu einem größeren Nachrichtennetzwerk vereinigt ist. Als Beispiel wird ein aus vielen Breitbandkoppelfeldbausteinen aufgebautes Breitbandkoppelfeld beschrieben. Da die Testsignalgeneratoren und die Fehlererkennungsschaltungen voneinander unabhängig sind, sind damit auch Systemtests möglich, ohne daß zusätzliche Prüfwege geschaltet werden müssen.
    Die vorgeschlagene Schaltungsanordnung erleichtert auch den Test hochintegrierter Schaltungen bereits auf dem Wafer, da keine hochfrequenten Testsignale zugeführt und abgegriffen werden müssen.

    摘要翻译： 具有固定的内置测试信号发生器（TG）和它们中的一个电路装置还内置独立的误差检测电路（PE）。 从外面可以由一个信号在某一点，其中，所述测试信号发生器（TG）的信号被馈送分离。 在不同的接受，也可选择至所述信号路径的信号的之外的误差检测电路（PE）被检查; 其结果是给外界。 这种电路装置被有利地用在有多个相同的电路配置被组合以形成更大的通信网络。 例如，一个内置描述宽带交换许多宽带交换模块组成。 由于测试信号发生器和所述错误检测电路是相互独立的，和系统测试是因此可以无需额外测试路径需要进行切换。 所提出的电路布置还便于已经在晶片上高度集成的电路的测试，必须提供没有高频测试信号和分接。

    Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales
    7.
    发明公开
    Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales 失效
    Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales。

    公开(公告)号：EP0225587A2

    公开(公告)日：1987-06-16

    申请号：EP86116757.5

    申请日：1986-12-02

    申请人： Alcatel SEL Aktiengesellschaft ,  ALCATEL N.V.

    发明人： Klein, Michael, Dr. ,  Wölk, Joachim ,  Liu, Shao Han

    IPC分类号： H03K5/01 ,  H03K5/135 ,  H04L25/20

    CPC分类号： H04L7/0337 ,  H03K5/135 ,  H04L25/061

    摘要： Eine steuerbare Verzögerungsleitung (VZL) ist in Reihe mit einer Entscheidungslogik (EL) geschaltet und wird von dem digitalen Signal durchlaufen. Die Entscheidungslogik (EL) ist über Steuerleitungen (UPO, DOWN0) und die Verzö­gerungsleitung (VZL) über Adressenleitungen (S0, S1, S2, S3) mit einer Verzögerungsregeleinheit (VRE) verbunden.
    Die Entscheidungslogik (EL) weist eine mit dem Systemtakt (CK) über eine Taktleitung (TL) verbundene Abtastschaltung (AS) und eine Auswerteeinheit (AWE) auf. Ein ankommendes digitales Signal wird zunächst zu fünf verschiedenen Zeit­punkten abgetastet und dann bewertet, wobei zusätzlich das Vorliegen einer Minimal- oder einerMaximalverzögerung der Verzögerungsleitung (VZL) berücksichtigt wird. An einem ersten (ZO) und einem zweiten Zustandsanzeigeaus­gang (Z1) der Auswerteeinheit (AWE) ist jederzeit die Systemtakt-Daten-Phasenbeziehung abgreifbar.

    摘要翻译： 可控延迟线（VZL）与判决逻辑（EL）串联连接，数字信号通过。 决定逻辑（EL）经由控制线（UPO，DOWN0）和延迟线（VZL）经由地址线（SO，S1，S2，S3）连接到延迟控制单元（VRE）。 决策逻辑（EL）通过时钟线（TL）和评估单元（AWE）呈现连接到系统时钟（CK）的采样电路（AS）。 输入的数字信号首先在五个不同的时间进行采样，然后进行加权，另外考虑延迟线（VZL）的最小或最大延迟的存在。 系统时钟/数据相位关系可以在指示输出（Z1）的评估单元（AWE）的第一（ZO）和第二状态的任何时间被拾取。

    Schaltungsanordnung, deren Verwendung und Prüfverfahren für ein Nachrichtennetzwerk
    10.
    发明公开
    Schaltungsanordnung, deren Verwendung und Prüfverfahren für ein Nachrichtennetzwerk 失效
    具有测试设备的电路布置和消息通信网络，以及测试方法

    公开(公告)号：EP0265837A3

    公开(公告)日：1989-11-15

    申请号：EP87115471.2

    申请日：1987-10-22

    申请人： Alcatel SEL Aktiengesellschaft ,  ALCATEL N.V.

    发明人： Kaltbeitzel, Günter ,  Klein, Michael, Dr. ,  Renner, Martin ,  Wölk, Joachim

    IPC分类号： H04M3/24 ,  H04Q11/04 ,  H04Q3/52

    CPC分类号： H04Q11/0421 ,  H04M3/244 ,  H04Q11/0478

    摘要： Schaltungsanordnung mit einem fest eingebauten Testsignalgenerator (TG) und einer davon unabhängigen ebenfalls fest eingebaute Fehlererkennungsschaltung (PE). Von außen kann veranlaßt werden, daß ein Signalweg an einer bestimmten Stelle aufgetrennt und dort das Signal des Testsignalgenerators (TG) eingespeist wird. Das an einer anderen, ebenfalls von außen wählbaren Stelle des Signalwegs abgenommene Signal wird in der Fehlererkennungsschaltung (PE) überprüft; das Ergebnis wird nach außen gegeben. Eine solche Schaltungsanordnung wird vorteilhaft dort eingesetzt, wo eine Vielzahl gleicher Schaltungsanordnungen zu einem größeren Nachrichtennetzwerk vereinigt ist. Als Beispiel wird ein aus vielen Breitbandkoppelfeldbausteinen aufgebautes Breitbandkoppelfeld beschrieben. Da die Testsignalgeneratoren und die Fehlererkennungsschaltungen voneinander unabhängig sind, sind damit auch Systemtests möglich, ohne daß zusätzliche Prüfwege geschaltet werden müssen. Die vorgeschlagene Schaltungsanordnung erleichtert auch den Test hochintegrierter Schaltungen bereits auf dem Wafer, da keine hochfrequenten Testsignale zugeführt und abgegriffen werden müssen.