利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

3 条记录 (耗时 0.011 秒)

    SHADOW TAG MEMORY TO MONITOR STATE OF CACHELINES AT DIFFERENT CACHE LEVEL
    3.
    发明公开
    SHADOW TAG MEMORY TO MONITOR STATE OF CACHELINES AT DIFFERENT CACHE LEVEL 审中-公开
    阴影标记存储器用于监视不同高速缓存级别的高速缓存状态

    公开(公告)号：EP3260986A1

    公开(公告)日：2017-12-27

    申请号：EP16201256.1

    申请日：2016-11-29

    申请人： Advanced Micro Devices, Inc.

    发明人： SRINIVASAN, Sriram ,  WALKER, William

    IPC分类号： G06F12/0817 ,  G06F12/0831

    CPC分类号： G06F12/0833 ,  G06F12/0817

    摘要： A processing system (100) includes a plurality of processor cores (111, 112, 113, 114) and a plurality of private caches (131, 132, 133, 134). Each private cache is associated with a corresponding processor core of the plurality of processor cores and includes a corresponding first set of cachelines. The processing system further includes a shared cache (140) shared by the plurality of processor cores. The shared cache includes a second set of cachelines, and a shadow tag memory (142) including a plurality of entries (216), each entry storing state information (215) for a corresponding cacheline of the first set of cachelines of one of the private caches.

    摘要翻译： 处理系统（100）包括多个处理器核（111,112,113,114）和多个专用高速缓存（131,132,133,134）。 每个专用高速缓存与多个处理器内核中的对应处理器内核相关联并且包括对应的第一组高速缓存行。 处理系统还包括由多个处理器核共享的共享高速缓存（140）。 所述共享高速缓存包括第二组高速缓存行和包括多个条目（216）的影子标签存储器（142），每个条目存储用于所述私有设备中的一个的第一组高速缓存行的对应高速缓存行的状态信息（215） 缓存。