MULTILEVEL CONCURRENT COMMUNICATIONS ARCHITECTURE FOR MULTIPROCESSOR COMPUTER SYSTEMS
    1.
    发明公开
    MULTILEVEL CONCURRENT COMMUNICATIONS ARCHITECTURE FOR MULTIPROCESSOR COMPUTER SYSTEMS 失效
    多级法同时通信建设要更多的计算机的计算机系统。

    公开(公告)号:EP0428535A1

    公开(公告)日:1991-05-29

    申请号:EP89907590.0

    申请日:1989-06-14

    申请人: AlliedSignal Inc.

    IPC分类号: G06F13 H04L12

    CPC分类号: H04L12/44

    摘要: Un procédé et un appareil permettent de distribuer des données dans un système (10) à connexions hiérarchiques qui comprend une pluralité de noeuds (12-25) à chaque niveau d'une pluralité de niveaux hiérarchiques. Un ou plusieurs bus bidirectionnels (29-30, 31, 32) interconnectent des noeuds mutuellement exclusifs à chaque niveau hiérarchique. Un émetteur (49) de réception et de transmission de données situé dans chaque noeud (12-25) transmet et reçoit des données selon un protocole de simultanéité de transactions induite par leur contenu (CITO) et indépendamment du protocole CITO. Chaque bus bidirectionnel (27-32) est connecté au travers d'un noeud d'un bus bidirectionnel à un niveau hiérarchique plus élevé. En commandant les émetteurs (90, 92, 94, 96) de chaque noeud au moyen d'une unité de commande (88) de tranches qui actionne les émetteurs (90, 92, 94, 96) en fonction de la tranche de temps, on peut former plusieurs bus virtuels de distribution de messages par un ou plusieurs bus bidirectionnels (27-33). L'invention résoud le problème de la distribution des données à tous les noeuds (12-25) d'un système à connexions hiérarchiques, à des noeuds (14-17) situés sur un niveau hiérarchique sélectionné ou à des noeuds (18-19) hiérarchiquement connectés et subordonnés à un noeud (14).

    COMPUTER SYSTEM WITH DISTRIBUTED ASSOCIATIVE MEMORY
    2.
    发明公开
    COMPUTER SYSTEM WITH DISTRIBUTED ASSOCIATIVE MEMORY 失效
    计算机分布式联想记忆。

    公开(公告)号:EP0414818A1

    公开(公告)日:1991-03-06

    申请号:EP89907900.0

    申请日:1989-03-16

    申请人: AlliedSignal Inc.

    发明人: BERKOVICH, Semyon

    IPC分类号: G11C15 G06F13

    CPC分类号: G06F13/376

    摘要: On décrit un appareil et un procédé de transmission de données à partir d'une pluralité d'émetteurs (32, 38, 42) vers un récepteur (52) par un seul canal de communication (50). Ce système comporte un module de mémoire associative (12, 13, 14) pour chaque émetteur (32, 38, 42), ledit module (12, 13, 14) comprenant une mémoire (68) et une unité de commande (67) et ladite mémoire (68) pouvant être une mémoire à accès sélectif (68) ou une mémoire associative (68'). Cette invention permet de résoudre le problème que pose la transmission par le canal de communication (50), d'un mot-données par émetteur (32, 38, 42) juste avant que l'un des émetteurs ne transmette un second mot par le canal de communication.