-
1.发明授权
公开(公告)号：EP2916193B1
公开(公告)日：2016-07-27
申请号：EP14158103.3
申请日：2014-03-06
-
2.发明公开
公开(公告)号：EP2916193A1
公开(公告)日：2015-09-09
申请号：EP14158103.3
申请日：2014-03-06
摘要： La base de temps (2) comprend un oscillateur (4) générant un signal périodique (S p ), un circuit diviseur de fréquence (10) formé par une chaîne de division définissant plusieurs étages de division et un circuit d'ajustement de la fréquence divisée (16) par inhibition, dans chaque période d'inhibition d'une pluralité de périodes d'inhibition successives, d'un nombre entier d'impulsions de cadencement (N inh ) en entrée d'un étage donné (14) de la chaîne de division. La base de temps est agencée pour fournir dans chaque période d'inhibition un premier nombre réel (N ct ) correspondant au nombre réel d'impulsions de cadencement qu'il faut enlever pour être précis et le circuit d'ajustement est agencé pour calculer dans chaque période d'inhibition un deuxième nombre réel égal à l'addition du premier nombre réel et de la partie fractionnaire du deuxième nombre réel obtenu dans la période d'inhibition précédente, la partie entière de ce deuxième nombre réel définissant le nombre d'impulsions de cadencement à inhiber dans chaque période d'inhibition.
摘要翻译： 时基包括在振荡器产生一个周期信号，由分割链限定若干分区段和用于通过抑制，整数在连续抑制周期的多个各抑制期间调整所述分频电路构成的分频电路，在数 在分割链的一个给定的级的输入端的时钟脉冲。 时基被布置成产生，在每个抑制期间，第一实数对应于时钟脉冲的实数并必须被移除以精确和调节电路被设置成计算中，在每个抑制期间，第二实数 等于加入所述第一实数，并且在抑制preceding-周期中获得的第二实数，的整数部分的小数部分该第二实数限定时钟脉冲在每个抑制期间待被抑制的数目。
-
搜索结果
2 条记录 (耗时 0.008 秒)
