公开(公告)号：EP0669579B1

公开(公告)日：1999-06-02

申请号：EP94116110.1

申请日：1994-10-12

申请人： Hewlett-Packard Company

发明人： Bridges,K.Monroe ,  Bryg, William R. ,  Burger, Stephen G. ,  Hull, James M. ,  Ziegler, Michael L.

IPC分类号： G06F12/08 ,  G06F12/10

CPC分类号： G06F12/0835

公开(公告)号：EP0669579A3

公开(公告)日：1995-11-29

申请号：EP94116110.1

申请日：1994-10-12

申请人： Hewlett-Packard Company

发明人： Bridges,K.Monroe ,  Bryg, William R. ,  Burger, Stephen G. ,  Hull, James M. ,  Ziegler, Michael L.

IPC分类号： G06F12/08 ,  G06F12/10

CPC分类号： G06F12/0835

摘要： A computing system includes a memory bus, a main memory (12), an I/O adapter (13) and a processor (10,11). The main memory (12), the I/O adapter (13) and the processor (10,11) are connected to the bus. The I/O adapter (13) includes a translation map (19). The translation map (19) maps I/O page numbers to memory address page numbers. The translation map (19) includes coherence indices. The processor (10,11) includes a cache (17,18) and an instruction execution means. The instruction execution means generates coherence indices to be stored in the translation map (19). The instruction execution means performs in hardware (36) a hash operation to generate the coherence indices.

公开(公告)号：EP0669579A2

公开(公告)日：1995-08-30

申请号：EP94116110.1

申请日：1994-10-12

申请人： Hewlett-Packard Company

发明人： Bridges,K.Monroe ,  Bryg, William R. ,  Burger, Stephen G. ,  Hull, James M. ,  Ziegler, Michael L.

IPC分类号： G06F12/08 ,  G06F12/10

CPC分类号： G06F12/0835

摘要： A computing system includes a memory bus, a main memory (12), an I/O adapter (13) and a processor (10,11). The main memory (12), the I/O adapter (13) and the processor (10,11) are connected to the bus. The I/O adapter (13) includes a translation map (19). The translation map (19) maps I/O page numbers to memory address page numbers. The translation map (19) includes coherence indices. The processor (10,11) includes a cache (17,18) and an instruction execution means. The instruction execution means generates coherence indices to be stored in the translation map (19). The instruction execution means performs in hardware (36) a hash operation to generate the coherence indices.

摘要翻译： 计算系统包括存储器总线，主存储器（12），I / O适配器（13）和处理器（10,11）。 主存储器（12），I / O适配器（13）和处理器（10,11）连接到总线。 I / O适配器（13）包括翻译图（19）。 翻译图（19）将I / O页码映射到存储器地址页码。 翻译图（19）包括相干性指数。 处理器（10,11）包括一个高速缓存（17,18）和一个指令执行装置。 指令执行装置生成要存储在翻译图（19）中的相干性指标。 指令执行装置在硬件（36）中执行散列操作以生成相干指数。