摘要:
Die Erfindung betrifft eine FPGA-Zelle (Z) mit einem Schalt-Transistor (S-T) und einem Schreib/Lese-Transistor (S/L-T). Durch Verkürzung einer Kanalbreite (K B ) des Kanalgebiets (K1) des Schalt-Transistors (S-T) erhält man eine Verringerung des Platzbedarfs sowie der Schreib/Lese-Spannungen für das Programmieren der FPGA-Zelle (Z).
摘要:
Die Erfindung betrifft das Einstellen der elektrischen Eigenschaften einer mikroelektronischen Schaltungsanordnung (5) mit zumindest einer analogen elektronischen Einheit (11, 12, 13). In einem Konfigurationsschritt wird die analoge Einheit (11, 12, 13) durch Zuführen und/oder Abführen elektrischer Ladung in einen Zustand versetzt, der analoge elektrische Eigenschaften der Einheit dauerhaft bestimmt. Insbesondere wird dabei das Floating Gate einer EEPROM-Zelle auf einen frei wählbaren innerhalb eines kontinuierlichen Bereichs liegenden Ladungswert aufgeladen.
摘要:
Die Erfindung betrifft das Einstellen der elektrischen Eigenschaften einer mikroelektronischen Schaltungsanordnung (5) mit zumindest einer analogen elektronischen Einheit (11, 12, 13). In einem Konfigurationsschritt wird die analoge Einheit (11, 12, 13) durch Zuführen und/oder Abführen elektrischer Ladung in einen Zustand versetzt, der analoge elektrische Eigenschaften der Einheit dauerhaft bestimmt. Insbesondere wird dabei das Floating Gate einer EEPROM-Zelle auf einen frei wählbaren innerhalb eines kontinuierlichen Bereichs liegenden Ladungswert aufgeladen.