-
1.发明公开Verfahren zur kapazitiven Lesesignalverstärkung in einem integrierten Halbleiterspeicher mit Speicherzellen in MTL-Technik 失效一种用于电容性方法在MTL技术集成的具有半导体存储器的存储单元读出的信号放大。
公开(公告)号：EP0031001A2
公开(公告)日：1981-07-01
申请号：EP80105782.9
申请日：1980-09-25
IPC分类号： G11C11/40
CPC分类号： G11C11/4113
摘要： Nach einem kontrollierten starken Absenken des Potentials (V-WL) auf der Wortleitung (WL) zum Zwecke der Adressierung einer Zelle (C) wird dieses Potential sofort wieder hochgeladen, wodurch gleichzeitig das Potential an der N-Seite der beiden PNP-Injektoren der Zelle (C) angehoben wird und die Injektorkapazitäten (CDO, CD1) der selektierten Speicherzellen und die Bitleitungskapazitäten (CBLO, CBL1) einen kapazitiven Spannungsteiler bilden, wodurch die damit verbundenen Bitleitungen (BLO, BL1) durch die unterschiedliche Größe der beiden Injektorkapazitäten (CDO, CD1) verschieden stark umgeladen werden. Das Differenzsignal, das sich an den Bitleitungen (BLO, BL1) ausbildet, wird somit durch Einspeisung unterschiedlich großer Ströme wesentlich verstärkt.
摘要翻译： 后受控强降低关于处理的细胞（C）的目的将字线（WL）的电势（V-WL），该电势被立即再次上载，从而同时在该单元的两个PNP喷射器的N侧的电位 （C）被升高和所选择的存储器单元的Injektorkapazitäten（CD0，CD1）和位线电容（CBL0，CBL1）形成电容分压器，从而相关联的位线（BL0，BL1）（由于不同的大小两种InjektorkapazitätenCD0，CD1的 ）是重新加载不同的程度。 形成于位线（BL0，BL1）的差值信号，由此大大通过将不同尺寸的电流增强。
-
2.发明公开Circuit arrangement for capacitive read-signal amplification in an integrated semiconductor memory with MTL technique memory cells 失效具有MTL技术记忆细胞的集成半导体存储器中电容读取信号放大的电路布置
公开(公告)号：EP0031001A3
公开(公告)日：1981-07-15
申请号：EP80105782
申请日：1980-09-25
IPC分类号： G11C11/40
CPC分类号： G11C11/4113
-
3.发明授权Verfahren zur kapazitiven Lesesignalverstärkung in einem integrierten Halbleiterspeicher mit Speicherzellen in MTL-Technik 失效使用MTL技术记忆细胞的集成半导体存储器中的电容式读信号放大方法
公开(公告)号：EP0031001B1
公开(公告)日：1983-11-16
申请号：EP80105782.9
申请日：1980-09-25
IPC分类号： G11C11/40
CPC分类号： G11C11/4113
-
-
搜索结果
3 条记录 (耗时 0.009 秒)
