Circuit retardateur à retard réglable
    2.
    发明公开
    Circuit retardateur à retard réglable 失效
    延迟电路具有可调节的延迟。

    公开(公告)号:EP0430365A1

    公开(公告)日:1991-06-05

    申请号:EP90203104.6

    申请日:1990-11-23

    IPC分类号: H03K3/023 H03K5/13

    摘要: L'invention concerne un circuit retardateur mettant en oeuvre une bascule de commutation. Il comporte un amplificateur différentiel (A) présentant deux sorties bouclées chacune en réaction respectivement sur deux entrées, de manière à réaliser ladite commutation, le bouclage étant réalisé par un premier (AD1) et un deuxième (AD2) additionneur ayant chacun une première, une deuxième et une troisième entrée. Lesdites premières entrées sont connectées aux sorties correspondantes de l'amplificateur différentiel A pour réaliser ledit bouclage en réaction. Lesdites deuxièmes entrées sont destinées à être connectées respectivement à une première et une deuxième borne délivrant un signal à retarder (V + 1 , V - 1 ) et les troisièmes entrées sont agencées de manière à recevoir respectivement une première et une deuxième tension de commande (V + 3 , V - 3 ). Le retard est fonction de l'écart entre la première et la deuxième tension de commande (V + 3 , V - 3 ). Les sorties des additionneurs (AD1, AD2) sont connectées respectivement aux entrées correspondantes (C, E) de l'amplificateur différentiel (A).