-
公开(公告)号：EP0064316B1
公开(公告)日：1986-08-06
申请号：EP82200508.8
申请日：1982-04-29
发明人： Wölber, Jörg , Demmer, Walter , Kunze, Dieter , Hahn, Friedrich
CPC分类号： H04N5/16
-
公开(公告)号：EP0068579A1
公开(公告)日：1983-01-05
申请号：EP82200775.3
申请日：1982-06-23
IPC分类号： H03D3/00
CPC分类号： H03D3/006 , H03D2200/005 , H03D2200/0054
摘要： Das frequenzmodulierte Eingangssignal wird mit einer ausreichend hohen Abtastrate in ein zeitdiskretes und amplitudendiskretes Digitalsignal umgewandelt. Dieses wird einem einfachen Transversalfilter (2) mit einer geneigten Amplitudenkennlinie, insbesondere mit einer sin2-Obertragungsfunktion und mit konstanter Gruppenlaufzeit und einer Verzögerungseinrichtung (4) mit einer Verzögerungszeit gleich der Gruppenlaufzeit zugeführt. Das Ausgangssignal des Filters wird einem Dividendeneingang und das Ausgangssignal der Verzögerungseinrichtung wird einem Divisoreingang eines Dividierers (6) zugeführt, in dessen Quotient die Amplitude des Eingangssignals nicht mehr enthalten ist, sondern nur die Frequenz entsprechend der Amplitudenkennlinie des Filters. Auf diese Weise wird ein Frequenzdemodulator mit sehr guter AM-Unterdrückung und ausreichender Linearität bei Breitband-FM realisiert. Der Dividierer ist nach dem «Pipeline-Prinzip» aus einer Anzahl untereinander gleich aufgebauter Zellen entsprechend der Stellenzahl der verarbeiteten digitalen Signale aufgebaut. Dadurch kann mit sehr begrenztem Aufwand eine ausreichend hohe Verarbeitungsgeschwindigkeit erreicht werden. Um Fehler bzw. Ungenauigkeiten bei kleinen Divisoren zu vermeiden, ist eine Korrekturschaltung vorgesehen.
摘要翻译： 的频率调制的输入信号被转换以足够高的采样率向离散时间和幅度离散的数字信号。 这被馈送到一个简单的横向滤波器（2）的倾斜幅度特性中，特别是具有sin²传递函数和一个恒定的群延迟，并具有一个延迟时间等于群时延（4）的延迟的装置。 该滤波器的输出信号是一个被除数输入和延迟装置的输出信号被馈送到一个分频器（6）的除数输入，在商数，输入信号的幅度不再存在，但对应于该过滤器的幅度特性只频率。 因此，具有很好的AM抑制和在宽带FM足够的线性的频率解调器的实现。 分频器根据从多个对应于经处理的数字信号的位数互相相同构造的细胞的“管道”的原则构成。 因此，具有足够高的处理速度可以用非常有限的工作来实现。 为了避免在小除数错误或不准确，提供了一种校正电路。
-
3.发明授权Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals 失效用于频率调制输入信号解调的方法和装置
公开(公告)号：EP0099142B1
公开(公告)日：1990-09-05
申请号：EP83200894.0
申请日：1983-06-20
IPC分类号： H03D3/00
CPC分类号： H03D3/006 , H03D2200/0062 , H03D2200/0064
-
公开(公告)号：EP0068579B1
公开(公告)日：1985-10-16
申请号：EP82200775.3
申请日：1982-06-23
IPC分类号： H03D3/00
CPC分类号： H03D3/006 , H03D2200/005 , H03D2200/0054
-
5.发明公开
公开(公告)号：EP0064316A2
公开(公告)日：1982-11-10
申请号：EP82200508.8
申请日：1982-04-29
发明人： Wölber, Jörg , Demmer, Walter , Kunze, Dieter , Hahn, Friedrich
CPC分类号： H04N5/16
摘要： Schaltungsanordnung zum Regeln des Gteichstrompegels eines Videosignals, das über einen bestimmten Zeitbereich lang innerhalb eines periodischen Signals auftritt, wobei auf einem Speicher, abhängig von der Lage des Signals relativ zum Referenzpegel, Werte hinzugefügt oder hinweggenommen werden derart, dass auf dem Speicher ein dem Referenzpegel wenigstens annähernd entsprechender Mittelwert auftritt. Das Signal schaltet mit seinen oberhalb bzw. unterhalb des Referenzpegels liegenden Teilen zwei alternative konstante Wertegeber (z.B. Stromquellen) zur Erhöhung bzw. Verminderung des Inhaltes eines einen mittleren Wert aufweisenden Summierspeichers (Akkumulator), z.B. der Ladung eines Kondensators, dadurch, dass das Signal an einer Grenzwertstufe mit einem Festwert verglichen wird.
摘要翻译： 电路，用于控制长的周期信号内发生在给定时间周期的视频信号的直流电平，其中，至少一个存储器，这取决于相对于基准电平的信号的位置，附加价值或带走，从而在存储器中的参考电平 发生大约相应的平均。 的信号变为其以上和位于下面两个替代常数值供体的参考电平的部分（例如电流源）来增加或减少具有Summierspeichers（累加器）的平均值的内容，例如，充电的电容器的，其特征在于所述信号 限制值级与一固定值相比较。
-
6.发明公开Anordnung zum Erzeugen einer Folge von digitalen Ausgangssignalen entsprechend einem frequenzmodulierten Signal 失效用于产生对应于一个频率调制信号的数字输出信号的一个序列的装置。
公开(公告)号：EP0068535A2
公开(公告)日：1983-01-05
申请号：EP82200668.0
申请日：1982-06-02
发明人： Demmer, Walter , Rabeler, Thorwald
CPC分类号： B23K7/00 , B23K7/06 , B23K7/08 , F23D14/56 , G11B20/06 , H03C3/00 , H03C2200/0029 , H03K7/06 , H04N5/92
摘要： Das modulierende Steuersignal wird in digitaler Form einem Akkumulator aus einem Addierer und einem nachgeschalteten Register zugeführt, so dass eine Folge von Dualzahlen entsprechend einem digitalisierten sägezahnförmigen Signal gebildet wird, bei dem die Modulationsinformation in der Steigung des Sägezahns liegt. Durch Nachschaltung eines Komplementbildners, der bei jedem zweiten Übertragssignal des Addierers auf Komplementbildung umgeschaltet wird, wird jede zweite Periode des sägezahnförmigen Signals quasi umgeklappt und ein dreiecksförmiges Signal mit halber Frequenz gebildet. Durch einen Zuordner mit einem Festwertspeicher kann das digitale dreiecksförmige Signal in ein digitales sinusförmiges Signal umgewandelt werden. Anstatt im Komplementbildner kann auch das vom Akkumulator gelieferte digitale dreiecksförmige Signal direkt im Zuordner in ein sinusförmiges Signal umgewandelt werden, wobei dann jedoch eine doppelte Speicherkapazität notwendig ist. Ein bevorzugtes Anwendungsgebiet besteht bei Video-Magnetbandgeräten.
摘要翻译： 调制控制信号被提供以数字形式在累加器随后的寄存器的加法器由......所以没二进制数对应于数字化sawtooth-形信号的序列被形成，其中所述调制信息位于锯齿波的斜率 ， 通过随后连接该被切换到形成与所述加法器的每个第二进位信号的补体补体形成电路，所有的锯齿形信号的每个第二周期被折叠，因为它是，并具有帮助了三角波信号的频率是 形成。 数字三角波信号可以通过一个分配电路，包括一个只读存储器来转换成数字正弦信号。 由蓄能器提供的数字信号的三角因此可以直接在所述分配电路在补体形成电路转换成一个正弦信号，代替，在这种情况下,,然而，双倍的存储容量是必要的。 存在于视频磁带装置的情况下应用的一个优选字段。
-
公开(公告)号：EP0193235B1
公开(公告)日：1993-01-13
申请号：EP86200243.3
申请日：1986-02-19
IPC分类号： G06F15/336 , H04N5/08
CPC分类号： G06F17/15
-
公开(公告)号：EP0193235A2
公开(公告)日：1986-09-03
申请号：EP86200243.3
申请日：1986-02-19
IPC分类号： G06F15/336 , H04N5/08
CPC分类号： G06F17/15
摘要： Die Erfindung betrifft einen Korrelator für ein Eingangssignal, das in periodischen Abständen Impulse enthält und als Folge digitaler Abtastwerte vorliegt, zur Erzeugung eines Korrelatorausgangssignals, das bei einem Impuls einen Extremwert annimmt. Der Korrelator umfaßt eine Kette von mindestens zwei Verzögerungsgliedern deren erstem Verzögerungsglied das Eingangssignal zugeführt wird. Jedes Verzögerungsglied der Kette ist einem Impuls bzw. impulsfreien Zeitabschnitt zugeordnet, wobei die Verzögerungsglieder in gleicher Weise aufeinanderfolgen, wie die Impulse bzw. impulsfreien Zeitabschnitte auftreten. Alle bis auf höchstens ein am Anfang oder Ende der Kette liegendes Verzögerungsglied können gerade alle Abtastwerte des zugeordneten Impulses bzw. impulsfreien Zeitabschnittes aufnehmen. Das Eingangssignal des ersten Verzögerungsgliedes und die Ausgangssignale aller Verzögerungsglieder werden einer Kombinationsschaltung zugeführt, die die Signale linear kombiniert und integriert und das Ausgangssignal des Korrelators bildet.
摘要翻译： 本发明涉及含有以周期性间隔的脉冲的输入信号的相关器和呈现为数字样值的一个序列，以产生该假定在一个脉冲的极值的相关器。 包括至少两个延迟元件，其第一延迟元件链中的相关器中，输入信号被提供。 所述链的每个延迟元件是与脉冲或无脉冲时间周期，其中，作为所述脉冲和无脉冲时间周期发生的延迟部件成功彼此以相同的方式相关联。 所有，但最多一个趴在开始或链延迟元件的末端可以只取相关的脉冲或无脉冲的时间段的所有样本。 第一延迟元件和延迟所有成员的输出信号的输入信号被提供给一个合成电路，线性组合和集成的信号以形成所述相关器的输出信号。
-
公开(公告)号：EP0193235A3
公开(公告)日：1991-01-23
申请号：EP86200243.3
申请日：1986-02-19
IPC分类号： G06F15/336 , H04N5/08
CPC分类号： G06F17/15
摘要： Die Erfindung betrifft einen Korrelator für ein Eingangssignal, das in periodischen Abständen Impulse enthält und als Folge digitaler Abtastwerte vorliegt, zur Erzeugung eines Korrelatorausgangssignals, das bei einem Impuls einen Extremwert annimmt. Der Korrelator umfaßt eine Kette von mindestens zwei Verzögerungsgliedern deren erstem Verzögerungsglied das Eingangssignal zugeführt wird. Jedes Verzögerungsglied der Kette ist einem Impuls bzw. impulsfreien Zeitabschnitt zugeordnet, wobei die Verzögerungsglieder in gleicher Weise aufeinanderfolgen, wie die Impulse bzw. impulsfreien Zeitabschnitte auftreten. Alle bis auf höchstens ein am Anfang oder Ende der Kette liegendes Verzögerungsglied können gerade alle Abtastwerte des zugeordneten Impulses bzw. impulsfreien Zeitabschnittes aufnehmen. Das Eingangssignal des ersten Verzögerungsgliedes und die Ausgangssignale aller Verzögerungsglieder werden einer Kombinationsschaltung zugeführt, die die Signale linear kombiniert und integriert und das Ausgangssignal des Korrelators bildet.
摘要翻译： 本发明涉及一种用于输入信号的相关器，该相关器包含周期性间隔的脉冲并且作为数字样本的结果存在，用于产生在脉冲情况下呈现极值的相关器输出信号。 相关器包括至少两个延迟元件的链，其第一延迟元件，输入信号被提供。 链中的每个延迟元件与脉冲或无脉冲时间段相关联，其中延迟元件以与脉冲或无脉冲时间段出现相同的方式彼此相继。 在链延迟元件的开始或结束处，除了最大值之外的所有值都可以记录相关脉冲或无脉冲周期的所有采样。 第一延迟元件的输入信号和所有延迟元件的输出信号被提供给组合电路，该组合电路对信号进行线性组合和积分并形成相关器的输出信号。
-
10.发明公开Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals 失效方法和装置用于解调频率调制的输入信号。
公开(公告)号：EP0099142A2
公开(公告)日：1984-01-25
申请号：EP83200894.0
申请日：1983-06-20
IPC分类号： H03D3/00
CPC分类号： H03D3/006 , H03D2200/0062 , H03D2200/0064
摘要： Zur Bestimmung der Dauer der Halbperioden des Eingangssignals, das als Folge von Abtastwerten vorliegt, werden dessen Nulldurchgänge durch Geraden angenähert, die die zwei Abtastwerte unterschiedlichen Vorzeichens zu beiden Seiten des Nulldurchganges verbindet. Aus der Anzahl der Abtastwerte innerhalb der Periodendauer, d.h. zwischen zwei aufeinanderfolgenden Nulldurchgängen, sowie den aus dem Schnittpunkt der annähernden Geraden mit der Achse bestimmten Zeitabschnitten am Anfang und am Ende jeder Halbperiode wird deren Dauer ermittelt. Die Zeitabstände am Anfang und Ende jeder Periode werden für eine genauere Bestimmung der Dauer korrigiert, und die Zeitdauern, während der die Werte der Dauern der einzelnen Halbperioden aufrechterhalten werden, werden den Dauern dieser Halbperioden angenähert. Aus den so zeitlich verschobenen Werten der Dauern der Halbperioden wird durch Kehrwertbildung die Momentanfrequenz des Eingangssignals bestimmt.
摘要翻译： 为了确定这是目前作为样本的序列的输入信号的半周期的持续时间，零个交叉是通过直线连接的不同符号的两个样品上的零交叉的任一侧近似。 从样本的周期内的数，即 两个连续的过零点之间，以及从与在每个半周期，其持续时间被确定的开始和结束时期的轴线近似线的交点确定。 在每个周期的开始和结束的时间间隔可以为更准确的确定的持续时间的，并且在此期间，个别半周期的持续时间的值将保持不变，这些半周期的大约的持续时间的时间周期进行校正。 从输入信号的瞬时频率的半周期的持续时间的这样的时移值通过倒数值的形成来测定。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.016 秒)
