公开(公告)号：EP0398910A1

公开(公告)日：1990-11-28

申请号：EP89901507.0

申请日：1988-12-21

申请人： QUALCOMM, INC.

发明人： WEAVER, Lindsay, A., Jr. ,  KERR, Richard, J.

IPC分类号： G06F1 ,  G06F17 ,  H03B28 ,  H03M1 ,  H04L27

CPC分类号： G06F1/0356 ,  G06F2101/04 ,  G06F2101/08

摘要： Procédé et appareil (20) de conversion de données de phase en données d'amplitude. Des données de phase entrées (x) sont divisées en un incrément de phase supérieure (a) et en un incrément de phase inférieure (xa) en utilisant un diviseur d'entrée (24). Un élément de stockage, tel qu'une mémoire morte (26), est connecté au diviseur d'entrée (24) et génère une amplitude (A) qui est un premier terme de série, et une première dérivée (d/dx) et une seconde dérivée (d2/dx2) en réponse à l'incrément de phase supérieure (a). Un multiplicateur numérique (28) multiplie la première dérivée (d/dx) et l'incrément de phase inférieur (xa) pour produire un second terme de série ((xa)d/dx). Un terme (k) est généré par un générateur de terme (36) connecté au diviseur (24). Un troisième terme de série comprenant un produit du terme (k), la seconde dérivée (d2/dx2) et l'incrément de phase au carré (xa)2. Les premier, second et troisième termes de série sont additionnés ensemble ultérieurement en utilisant un additionneur numérique (34) pour former une amplitude de sortie.

公开(公告)号：EP0390868A1

公开(公告)日：1990-10-10

申请号：EP89901402.0

申请日：1988-12-08

申请人： QUALCOMM, INC.

发明人： KERR, Richard, J. ,  WEAVER, Lindsay, A.

IPC分类号： H03M1 ,  G06F1 ,  G06F3 ,  G06J1 ,  H03B28 ,  H04J13

CPC分类号： G06J1/00 ,  G06F1/0328 ,  G06F2101/04 ,  G06F2211/902

摘要： Sont décrits un procédé et un appareil pour réduire le bruit parasite de sortie dans des synthétiseurs de fréquences numériques mettant en oeuvre un convertisseur d'amplitude sinusoïdale (16) relié à un convertisseur numérique/analogique (18) pour générer une forme d'onde analogique à partir des données d'amplitude sinusoïdale. Le procédé consiste à additionner aux données d'amplitude sinusoïdale des nombres aléatoires ou pseudo-aléatoires qui sont mis à l'échelle pour avoir un ordre de grandeur prédéterminé et à transférer au convertisseur numérique/analogique (18) un cumulateur obtenu. L'appareil comprend un circuit de totalisation (22) relié entre une sortie du convertisseur de fonction sinusoïdale (18) et une entrée du convertisseur numérique/analogique, et relié à un générateur de nombres aléatoires ou pseudo-aléatoires (24) au niveau d'une seconde entrée. Un élément scalaire (26) règle l'ordre de grandeur des nombres pseudo-aléatoires (24) afin d'obtenir des nombres présentant des valeurs se situant dans la plage de +/- 1/2 fois une étape de quantification minimale ou un bit le moins significatif de la résolution du convertisseur numérique/analogique (18), où n est supérieur ou égal à 1.

公开(公告)号：EP0398910B1

公开(公告)日：1997-10-15

申请号：EP89901507.7

申请日：1988-12-21

申请人： QUALCOMM, INC.

发明人： WEAVER, Lindsay, A., Jr. ,  KERR, Richard, J.

IPC分类号： G06F1/035

CPC分类号： G06F1/0356 ,  G06F2101/04 ,  G06F2101/08

摘要： A method and apparatus (20) for converting phase data into amplitude data. Input phase data (x) is divided into upper phase increment (a) and lower phase increment (x-a) using an input splitter (24). Storage element, such as ROM (26), is connected to the input splitter (24) and generates an amplitude (A), which is a first series term, and first (d/dx) and second (d2/dx2) derivatives in response to the upper phase increment (a). A digital multiplier (28) multiplies the first derivative (d/dx) and lower phase increment (x-a) to produce a second series term ((x-a)d/dx). A term (k) is generated by a term generator (36) connected to the splitter (24). A third series term comprising a product of the term (k), the second derivative (d2/dx2) and phase increment squared (x-a)2. The first, second and third series terms are subsequently added together by digital adder (34) to form an output amplitude.

公开(公告)号：EP0390868B1

公开(公告)日：1995-11-29

申请号：EP89901402.1

申请日：1988-12-08

申请人： QUALCOMM, INC.

发明人： KERR, Richard, J. ,  WEAVER, Lindsay, A.

IPC分类号： G06F7/38

CPC分类号： G06J1/00 ,  G06F1/0328 ,  G06F2101/04 ,  G06F2211/902

摘要： A method and apparatus for reducing spurious output noise in digital frequency synthesizers that employ a sine amplitude converter (16) connected to a Digital-to-Analog converter (18) for generating an analog waveform from sine amplitude data. The method comprises the steps of adding random or pseudorandom numbers which are scaled to have a predetermined magnitude to the sine amplitude data and transferring a resulting addend to the Digital-to-Analog converter (18). The apparatus comprises a summation circuit (22) connected between an output of the sine function converter (18) and an input of the digital-to-analog converter and connected to a random or pseudorandom number generator (24) at a second input. A scale element (26) adjusts the pseudorandom number magnitude to provide numbers having values in the range +/- 1/2 times a minimum quantization step or at least significant bit of the Digital-to-Analog converter (18) resolution where n is greater than or equal to 1.