公开(公告)号：EP3170069B1

公开(公告)日：2019-07-24

申请号：EP15736718.6

申请日：2015-06-22

申请人： Qualcomm Incorporated

发明人： CHEN, Lin ,  GRUBER, Andrew Evan ,  JIAO, Guofang ,  HO, Chiente ,  ARGADE, Pramod Vasant

IPC分类号： G06F7/552 ,  G09C1/00

公开(公告)号：EP3183645A1

公开(公告)日：2017-06-28

申请号：EP15748386.8

申请日：2015-07-27

申请人： Qualcomm Incorporated

发明人： ARGADE, Pramod Vasant ,  GRUBER, Andrew Evan ,  HO, Chiente ,  HALL, Stewart Griffin ,  CHEN, Lin

IPC分类号： G06F7/483 ,  G06F7/544

CPC分类号： G06F7/5443 ,  G06F5/01 ,  G06F7/483 ,  G06F7/57

摘要： At least one processor may emulate a fused multiply-add operation for a first operand, a second operand, and a third operand. The at least one processor may determine an intermediate value based at least in part on multiplying the first operand with the second operand, determine at least one of an upper intermediate value or a lower intermediate value, wherein determining the upper intermediate value comprises rounding, towards zero, the intermediate value by a specified number of bits, and wherein determining the lower intermediate value comprises subtracting the intermediate value by the upper intermediate value, determine an upper value and a lower value based at least in part on adding or subtracting the third operand to one of the upper intermediate value or the lower intermediate value, and determine an emulated fused multiply-add result by adding the upper value and the lower value.

摘要翻译： 至少一个处理器可以模拟第一操作数，第二操作数和第三操作数的融合乘加操作。 至少一个处理器可以至少部分地基于将第一操作数与第二操作数相乘来确定中间值，确定上中间值或下中间值中的至少一个，其中确定上中间值包括舍入 所述中间值乘以指定的位数，并且其中确定所述较低中间值包括通过所述较高中间值减去所述中间值，至少部分地基于增加或减去所述第三操作数来确定较高值和较低值 到较高中间值或较低中间值中的一个，并且通过将较高值和较低值相加来确定模拟融合乘加结果。

公开(公告)号：EP3170069A1

公开(公告)日：2017-05-24

申请号：EP15736718.6

申请日：2015-06-22

申请人： Qualcomm Incorporated

发明人： CHEN, Lin ,  GRUBER, Andrew Evan ,  JIAO, Guofang ,  HO, Chiente ,  ARGADE, Pramod Vasant

IPC分类号： G06F7/552 ,  G09C1/00

CPC分类号： G06F7/49936 ,  G06F7/552 ,  G06F2207/5525 ,  G09C1/00 ,  H04L2209/12

摘要： At least one processor may receive components of a vector, wherein each of the components of the vector comprises at least an exponent. The at least one processor may further determine a maximum exponent out of respective exponents of the components of the vector, and may determine a scaling value based at least in part on the maximum exponent. An arithmetic logic unit of the at least one processor may scale the vector, by subtracting the scaling value from each of the respective exponents of the components of the vector.

摘要翻译： 至少一个处理器可以接收向量的分量，其中向量的每个分量包括至少一个指数。 所述至少一个处理器可以进一步确定矢量的各个分量的指数中的最大指数，并且可以至少部分地基于最大指数来确定缩放值。 至少一个处理器的算术逻辑单元可以通过从矢量的各个分量的各个指数中减去缩放值来缩放矢量。