公开(公告)号：EP2945335B1

公开(公告)日：2017-06-07

申请号：EP15169337

申请日：2004-04-09

申请人： RAMBUS INC

发明人： STOJANOVIC VLADIMIR M ,  HOROWITZ MARC A ,  ZERBE JARED L ,  BESSIOS ANTHONY ,  HO ANDREW C C ,  WEI JASON C ,  TSANG GRACE ,  GARLEPP BRUNO W

IPC分类号： H04L25/06 ,  H04L7/033 ,  H04L25/497

CPC分类号： H04L25/03057 ,  H04L7/0276 ,  H04L25/063 ,  H04L25/497 ,  H04L2025/03369 ,  H04L2025/03503

摘要： The present invention relates to a clock data recovery circuit (600) comprising a data sampling circuit (601) to generate data samples of an input data signal (D N ) response to a first clock signal (210); an edge sampling circuit (607) to generate edge samples of the input data signal in response to a second clock signal (610); and a clock recovery circuit (605) coupled to receive the edge samples and the data samples, the clock recovery circuit being configured to adjust a phase of the second clock signal according to the state of one of the edge samples upon determining that a sequence of at least three of the data samples matches at least one sample pattern of a plurality of predetermined sample patterns.

摘要翻译： 本发明涉及一种包括数据采样电路（601）的时钟数据恢复电路（600），用于产生响应于第一时钟信号（210）的输入数据信号（D N）的数据采样; 边沿采样电路（607），用于响应于第二时钟信号（610）产生输入数据信号的边缘采样; 以及时钟恢复电路（605），其被耦合以接收所述边缘采样和所述数据采样，所述时钟恢复电路被配置为在确定所述第一时钟信号的一个序列之后根据所述边缘采样之一的状态来调整所述第二时钟信号的相位 至少三个数据样本与多个预定样本模式中的至少一个样本模式匹配。

公开(公告)号：EP1618597A4

公开(公告)日：2007-06-20

申请号：EP04759335

申请日：2004-04-09

申请人： RAMBUS INC

发明人： STOJANOVIC VLADIMIR M ,  HOROWITZ MARK A ,  ZERBE JARED L ,  BESSIOS ANTHONY ,  HO ANDREW C C ,  WEI JASON C ,  TSANG GRACE ,  GARLEPP BRUNO W

IPC分类号： H04L25/06 ,  H04L25/497

CPC分类号： H04L25/03057 ,  H04L7/0276 ,  H04L25/063 ,  H04L25/497 ,  H04L2025/03369 ,  H04L2025/03503

摘要： The present invention relates to a clock data recovery circuit (600) comprising a data sampling circuit (601) to generate data samples of an input data signal (D N ) response to a first clock signal (210); an edge sampling circuit (607) to generate edge samples of the input data signal in response to a second clock signal (610); and a clock recovery circuit (605) coupled to receive the edge samples and the data samples, the clock recovery circuit being configured to adjust a phase of the second clock signal according to the state of one of the edge samples upon determining that a sequence of at least three of the data samples matches at least one sample pattern of a plurality of predetermined sample patterns.

摘要翻译： 接收电路，用于接收通过电信号导体传输的信号。 第一采样电路产生指示信号是否超过第一阈值电平的第一采样值，并且第二采样电路产生指示信号是否超过第二阈值电平的第二采样值。 第一选择电路接收来自第一和第二采样电路的第一和第二采样值，并根据先前产生的采样值选择第一采样值或第二采样值作为选择的采样值输出。