Circuit de test de cellules mémoires électriquement programmable
    1.
    发明授权
    Circuit de test de cellules mémoires électriquement programmable 失效
    用于测试电可编程存储器电路的电路

    公开(公告)号:EP0462876B1

    公开(公告)日:1992-12-30

    申请号:EP91401591.2

    申请日:1991-06-14

    CPC classification number: G11C29/50 G11C16/04 G11C2029/5006

    Abstract: In order to reduce the number of connections in an electrically programmable memory circuit, a memory cell test device is proposed, this test consisting in reading the current traversing the read-accessed cells, the test device no longer using specific test connections between the cells and the corresponding input/output pins, but the operational connections of the read mode, between the read amplifiers and the input/output buffers, by short-circuiting the input and the output of the read amplifiers situated in a zone near the memory cells and of the input/output buffers situated in the peripheral zone, near the input/output pins. The means of short-circuiting the amplifiers and the buffers are situated in a zone near the memory cells and in the peripheral zone respectively.

    Circuit de test de cellules mémoires électriquement programmable
    2.
    发明公开
    Circuit de test de cellules mémoires électriquement programmable 失效
    Schaltung zurPrüfungvon elektrisch programmierbaren Speicherzellen。

    公开(公告)号:EP0462876A1

    公开(公告)日:1991-12-27

    申请号:EP91401591.2

    申请日:1991-06-14

    CPC classification number: G11C29/50 G11C16/04 G11C2029/5006

    Abstract: Pour diminuer le nombre de connexions dans un circuit de mémoire électriquement programmable, on propose un dispositif de test des cellules mémoire, ce test consistant à lire le courant traversant les cellules accédées en lecture, le dispositif de test n'utilisant plus de connexions spécifiques de test entre les cellules et les broches d'entrés/sorties correspondantes, mais les connexions opérationnelles du mode de lecture, entre les amplificateurs de lecture et les buffers d'entrée/sorties, en court-circuitant l'entrée et la sortie des amplificateurs de lecture situés dans une zone proche des cellules mémoire et des buffers d'entrée/sortie situés sur la zone périphérique, proches des broches d'entrée/sortie. Les moyens pour court-circuiter les amplificateurs et les buffers sont respectivement situés dans une zone proche des cellules mémoire et dans la zone périphérique.

    Abstract translation: 为了减少电可编程存储器电路中的连接数量,提出了一种存储器单元测试装置,该测试包括读取当前遍历读取单元的电流,测试装置不再使用单元之间的特定测试连接 相应的输入/输出引脚,但读取模式的操作连接,读取放大器和输入/输出缓冲器之间,通过短路位于存储单元附近区域的读取放大器的输入和输出,以及 位于外围区域的输入/输出缓冲器,靠近输入/输出引脚。 放大器和缓冲器短路的手段分别位于存储器单元和周边区域附近的区域中。 ... ...

Patent Agency Ranking