Abstract:
In order to reduce the number of connections in an electrically programmable memory circuit, a memory cell test device is proposed, this test consisting in reading the current traversing the read-accessed cells, the test device no longer using specific test connections between the cells and the corresponding input/output pins, but the operational connections of the read mode, between the read amplifiers and the input/output buffers, by short-circuiting the input and the output of the read amplifiers situated in a zone near the memory cells and of the input/output buffers situated in the peripheral zone, near the input/output pins. The means of short-circuiting the amplifiers and the buffers are situated in a zone near the memory cells and in the peripheral zone respectively.
Abstract:
Pour diminuer le nombre de connexions dans un circuit de mémoire électriquement programmable, on propose un dispositif de test des cellules mémoire, ce test consistant à lire le courant traversant les cellules accédées en lecture, le dispositif de test n'utilisant plus de connexions spécifiques de test entre les cellules et les broches d'entrés/sorties correspondantes, mais les connexions opérationnelles du mode de lecture, entre les amplificateurs de lecture et les buffers d'entrée/sorties, en court-circuitant l'entrée et la sortie des amplificateurs de lecture situés dans une zone proche des cellules mémoire et des buffers d'entrée/sortie situés sur la zone périphérique, proches des broches d'entrée/sortie. Les moyens pour court-circuiter les amplificateurs et les buffers sont respectivement situés dans une zone proche des cellules mémoire et dans la zone périphérique.