公开(公告)号：EP0691734A1

公开(公告)日：1996-01-10

申请号：EP95110296.1

申请日：1995-06-30

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Fenk, Josef, Dipl.-Ing. ,  Herrmann, Helmut, Dipl.-Ing. ,  Heinen, Stefan, Dr.

IPC分类号： H03F3/45 ,  H03F3/19

CPC分类号： H03F3/19 ,  H03F3/45085 ,  H03F3/45098 ,  H03F2200/165 ,  H03F2203/45202 ,  H03F2203/45458 ,  H03F2203/45464 ,  H03F2203/45471 ,  H03F2203/45542 ,  H03F2203/45544 ,  H03F2203/45596 ,  H03F2203/45702 ,  H03F2203/45722

摘要： Eine Verstärkeranordnung für Hochfreqzuenzsignale enthält einen Differenzverstärker (2) mit an den Emittern kapazitiv (12) gekoppelten Transistoren (10, 11). Der Differenzverstärker weist dadurch Hochpaßcharakteristik auf. Die Eingangssignale (SIG1, SIG1X) werden dem Differenzverstärker über je einen RC-Hochpaß (18, 19; 20, 21) zugeführt. Dadurch ergibt sich eine integrierbare Verstärkeranordnung mit starker Dämpfung für Basisbandsignalanteile und Bandpaßcharakteristik für hochfrequente Nutzsignalanteile.

摘要翻译： 差分放大器（2）包括两个双极晶体管（10,11），其发射极通过电容器（12）耦合在一起，并通过电流源（13,14）分别连接到地。 集电极通过负载电阻（16,17）连接到正电压源（Vcc）。 两个输入信号（SiG1，SiG1X）通过高通滤波器施加到基极，每个滤波器包括串联电容器（18,20）和分流电阻器（19,21），其从发射极 - 跟随器（24）和电流源（25）。

公开(公告)号：EP0620656A3

公开(公告)日：1994-12-14

申请号：EP94104893.6

申请日：1994-03-28

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Fenk, Josef, Dipl.-Ing. ,  Herrmann, Helmut, Dipl.-Ing. ,  Sehrig, Peter, Ing. grad. ,  Veit, Werner, Dipl.-Ing.

IPC分类号： H04B1/40

CPC分类号： H04B1/40

摘要： Integrierbare Sender-/Empfängeranordnung für höhere Frequenzen mit einem Empfangszweigmischer (1) der ein Empfangssignal (2) und Trägerfrequenzsignal (3) miteinander multipliziert, mit einem durch ein Schaltsignal (8) abschaltbaren, gesteuerten ersten Zwischenfrequenzoszillator (5), dessen Frequenzbereich durch ein erster Bereichssteuersignal (8) umschaltbar ist, mit einem den Empfangszweigmischer (1) nachgeschalteten Demodulator, dem zudem das Ausgangssignal des ersten Zwischenfrequenzoszillator (5) direkt und um 90° phasenverschoben zugeführt wird und der ein Ausgangssignal (17) abgibt, mit einer dem ersten Zwischenfrequenzoszillator (5) nachgeschalteten und diesen wiederum steuernden Phasendetektoreinrichtung (7), deren Frequenzbereich ein zweites Bereichssteuersignal (10) umschaltbar ist, mit einem dem ersten Zwischenfrequenzoszillator (5) parallelgeschalteten, gesteuerten, zweiten Zwischenfrequenzoszillator (11), der durch das Schaltsteuersignal (9) einschaltbar ist, mit einem Sendezweigmischer (13), dessen einer Eingang mit den Ausgängen von erstem und zweitem Zwischenfrequenzoszillator (5, 11) verbunden ist und dessen anderen Eingang das Trägerfrequenzsignal (3) angelegt ist, und mit einem dem Sendezweigmischer (13) nachgeschalteten Modulator (14) dem zudem ein Eingangssignal (15) zugeführt wird und der ein Sendesignal (16) abgibt.

公开(公告)号：EP0620656B1

公开(公告)日：1999-07-07

申请号：EP94104893.6

申请日：1994-03-28

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Fenk, Josef, Dipl.-Ing. ,  Herrmann, Helmut, Dipl.-Ing. ,  Sehrig, Peter, Ing. grad. ,  Veit, Werner, Dipl.-Ing.

IPC分类号： H04B1/40

CPC分类号： H04B1/40

公开(公告)号：EP0683566A1

公开(公告)日：1995-11-22

申请号：EP95106996.2

申请日：1995-05-09

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Heinen, Stefan, Dr. ,  Herrmann, Helmut, Dipl.-Ing. ,  Scheckel, Bruno, Dipl.-Ing. ,  Wilwert, Jean, Dipl.-Ing.

IPC分类号： H03K23/66

CPC分类号： H03K23/667

摘要： Die Erfindung betrifft eine Schaltungsanordnung zum Teilen eines Taktsignals mit umschaltbaren Teilerverhältnissen 4/5 in ECL-Technik, mit drei in Reihe geschalteten Flip-Flops (2, 4), wobei der positive Ausgang (Q₂, Q₄) eines Flip-Flops (2, 4) jeweils mit dem Dateneingang (D₄, D₅) des nachfolgenden Flip-Flops (4, 5) gekoppelt ist und die Takteingänge (C₂; C₄; C₅) der Flip-Flops (2, 4, 5) mit dem Taktsignal (8, 9) beaufschlagt werden, wobei ein erstes UND-Gatter (3) vorgesehen ist, das zwischen ersten und zweiten Flip-Flop (2, 4) geschaltet, wobei dessen Ausgang (Q₃) mit dem Dateneingang (D₄) des zweiten Flip-Flops (4) verbunden ist und dessen erster Eingang (A₃) mit dem invertierten Ausgang ( Q ¯ ₂) eines dritten Flip-Flops (2) verbunden ist und dessen zweiter Eingang (B₃) mit dem invertierten Ausgangssignal ( Q ¯ ₅ ) des ersten Flip-Flops (5) beaufschlagt wird. Dem ersten Flip-Flop (2) ist ein UND-Gatter (1) vorgeschaltet, dessen erster Eingang (A₁) mit einem Steuersignal zur Umschaltung des Teilerverhältnisses und dessen zweiter Eingang (B₁) mit dem invertierten Ausgangssignal ( Q ¯ ₅ ) des dritten Flip-Flops (5) beaufschlagt wird und wobei die gesamte Schaltungsanordnung in differentieller Technik ausgeführt ist.

摘要翻译： 该电路具有4/5的开关分频比，采用ECL技术，具有3个串联触发器（2,4,5）。 一个触发器的正输出（Q2，Q4）耦合到下一个触发器的数据输入（D4，D5），所有触发器的时钟信号接收时钟信号（8,9）。 一个与门（3）插在前两个触发器之间，其输出耦合到第二触发器（4）的数据输入端（D4）和它的输入端（A3，B3） 第一和第三触发器（2,5）。 第二与门（1）在第一触发器之前，提供有用于切换第三触发器的分频比和反相输出的控制信号。

公开(公告)号：EP0620656A2

公开(公告)日：1994-10-19

申请号：EP94104893.6

申请日：1994-03-28

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Fenk, Josef, Dipl.-Ing. ,  Herrmann, Helmut, Dipl.-Ing. ,  Sehrig, Peter, Ing. grad. ,  Veit, Werner, Dipl.-Ing.

IPC分类号： H04B1/40

CPC分类号： H04B1/40

摘要： Integrierbare Sender-/Empfängeranordnung für höhere Frequenzen mit einem Empfangszweigmischer (1) der ein Empfangssignal (2) und Trägerfrequenzsignal (3) miteinander multipliziert, mit einem durch ein Schaltsignal (8) abschaltbaren, gesteuerten ersten Zwischenfrequenzoszillator (5), dessen Frequenzbereich durch ein erster Bereichssteuersignal (8) umschaltbar ist, mit einem den Empfangszweigmischer (1) nachgeschalteten Demodulator, dem zudem das Ausgangssignal des ersten Zwischenfrequenzoszillator (5) direkt und um 90° phasenverschoben zugeführt wird und der ein Ausgangssignal (17) abgibt, mit einer dem ersten Zwischenfrequenzoszillator (5) nachgeschalteten und diesen wiederum steuernden Phasendetektoreinrichtung (7), deren Frequenzbereich ein zweites Bereichssteuersignal (10) umschaltbar ist, mit einem dem ersten Zwischenfrequenzoszillator (5) parallelgeschalteten, gesteuerten, zweiten Zwischenfrequenzoszillator (11), der durch das Schaltsteuersignal (9) einschaltbar ist, mit einem Sendezweigmischer (13), dessen einer Eingang mit den Ausgängen von erstem und zweitem Zwischenfrequenzoszillator (5, 11) verbunden ist und dessen anderen Eingang das Trägerfrequenzsignal (3) angelegt ist, und mit einem dem Sendezweigmischer (13) nachgeschalteten Modulator (14) dem zudem ein Eingangssignal (15) zugeführt wird und der ein Sendesignal (16) abgibt.

摘要翻译： 一种用于具有用于将接收信号（2）和载波频率信号（3）彼此相乘的接收分支混频器（1）的相对高频率的可集成收发器与受控的第一中频振荡器（5） 通过切换信号（8）关闭，其频率范围可以通过第一范围控制信号（8）与跟随接收分支混频器（1）的解调器切换，并且还被提供有输出信号 的第一中频振荡器（5）的相位检测器装置（7）直接相移90°，并输出一个输出信号（17），并且在第一中频振荡器 通过与第一中频振荡器（5）并联连接的第二受控中频振荡器（11）来控制后者，其频率范围可以由第二范围控制信号（10）切换， 哪个c 通过开关控制信号（9）由发射分支混频器（13）接通，一个输入端连接到第一和第二中频振荡器（5,11）的输出端，另一个输入端连接到第一和第二中频振荡器 输入载波频率信号（3），以及跟随发射分支混频器（13）的调制器（14），并且还提供有输入信号（15）并输出发射信号（16）， 。