公开(公告)号：EP0690494A2

公开(公告)日：1996-01-03

申请号：EP95109271.7

申请日：1995-06-14

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Leuschner, Rainer, Dr. ,  Ahne, Hellmut, Dr. ,  Birkle, Siegfried, Dr. ,  Hammerschmidt, Albert, Dr. ,  Sezi, Recai, Dr. ,  Noll, Tobias, Prof. Dr. ,  Dumoulin, Ann, Dr.

IPC分类号： H01L21/768 ,  H01L23/52

CPC分类号： H01L21/4846 ,  H01L21/4857 ,  H01L2924/0002 ,  H05K3/0023 ,  H05K3/0041 ,  H05K3/048 ,  H05K3/184 ,  H05K3/388 ,  H05K3/465 ,  H05K3/4661 ,  H05K2203/072 ,  H01L2924/00

摘要： Ein Verfahren zur Herstellung von Multichip-Modulen mit Schichtfolgen aus dielektrischem Material mit darin eingebetteten Leiterbahnen ist durch folgende Merkmale gekennzeichnet:

als dielektrisches Material wird ein temperaturstabiles, basenresistentes Polymer mit einer Dielektrizitätskonstante ≦ 3 verwendet, das auf ein nichtleitendes Substrat aufgebracht wird und als Randbegrenzung für einen stromlosen, autokatalytischen Aufbau der Leiterbahnen dient,
das dielektrische Material wird mit einer Schicht aus in organischen Solventien löslichem Material versehen (Lift-off-Schicht),
das dielektrische Material und die Lift-off-Schicht werden in einem einzigen lithographischen Schritt strukturiert, wobei entweder eine direkte oder eine indirekte Strukturierung erfolgt und im dielektrischen Material Gräben mit einem Aspektverhältnis ≧ 1 gebildet werden,
auf das dielektrische Material bzw. auf die Lift-off-Schicht wird durch Aufdampfen in gerichteter Weise eine metallische Keimschicht aufgebracht,
die Lift-off-Schicht wird mit einem organischen Solvens entfernt,
und in den Gräben werden durch stromlose Metallabscheidung Leiterbahnen erzeugt.

摘要翻译： 多芯片模块的制备具有一系列具有嵌入导体的电介质材料层。 电介质材料是在非导电性基底上具有3以下的介电接触的温度稳定的耐碱性聚合物。 它形成边界，用于无电流自动催化生产导体路径。 电介质材料设置有一层有机溶剂可溶性材料（剥离层）。 介电材料和剥离层在平版印刷步骤中构造，其中使用醚直接或间接构造并在具有1或更大的纵横比的电介质材料中形成沟槽。 通过蒸发形成金属种子层。 使用有机溶剂除去剥离层，并且通过无电流金属沉积在沟槽中形成导体路径。

公开(公告)号：EP0690494A3

公开(公告)日：1998-03-18

申请号：EP95109271.7

申请日：1995-06-14

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Leuschner, Rainer, Dr. ,  Ahne, Hellmut, Dr. ,  Birkle, Siegfried, Dr. ,  Hammerschmidt, Albert, Dr. ,  Sezi, Recai, Dr. ,  Noll, Tobias, Prof. Dr. ,  Dumoulin, Ann, Dr.

IPC分类号： H01L21/768 ,  H01L23/52

CPC分类号： H01L21/4846 ,  H01L21/4857 ,  H01L2924/0002 ,  H05K3/0023 ,  H05K3/0041 ,  H05K3/048 ,  H05K3/184 ,  H05K3/388 ,  H05K3/465 ,  H05K3/4661 ,  H05K2203/072 ,  H01L2924/00

摘要： Ein Verfahren zur Herstellung von Multichip-Modulen mit Schichtfolgen aus dielektrischem Material mit darin eingebetteten Leiterbahnen ist durch folgende Merkmale gekennzeichnet:
als dielektrisches Material wird ein temperaturstabiles, basenresistentes Polymer mit einer Dielektrizitätskonstante ≦ 3 verwendet, das auf ein nichtleitendes Substrat aufgebracht wird und als Randbegrenzung für einen stromlosen, autokatalytischen Aufbau der Leiterbahnen dient, das dielektrische Material wird mit einer Schicht aus in organischen Solventien löslichem Material versehen (Lift-off-Schicht), das dielektrische Material und die Lift-off-Schicht werden in einem einzigen lithographischen Schritt strukturiert, wobei entweder eine direkte oder eine indirekte Strukturierung erfolgt und im dielektrischen Material Gräben mit einem Aspektverhältnis ≧ 1 gebildet werden, auf das dielektrische Material bzw. auf die Lift-off-Schicht wird durch Aufdampfen in gerichteter Weise eine metallische Keimschicht aufgebracht, die Lift-off-Schicht wird mit einem organischen Solvens entfernt, und in den Gräben werden durch stromlose Metallabscheidung Leiterbahnen erzeugt.