-
公开(公告)号：EP0050773A3
公开(公告)日：1983-01-26
申请号：EP81108179
申请日：1981-10-09
CPC分类号： H01L29/7802 , H01L29/0847 , H01L29/0878 , H01L29/42368 , H01L29/749
-
公开(公告)号：EP0050773B1
公开(公告)日：1986-09-24
申请号：EP81108179.3
申请日：1981-10-09
CPC分类号： H01L29/7802 , H01L29/0847 , H01L29/0878 , H01L29/42368 , H01L29/749
-
公开(公告)号：EP0050773A2
公开(公告)日：1982-05-05
申请号：EP81108179.3
申请日：1981-10-09
CPC分类号： H01L29/7802 , H01L29/0847 , H01L29/0878 , H01L29/42368 , H01L29/749
摘要： Die Erfindung betrifft ein MIS-gesteuertes Halbleiterbauelement. Ein MIS-FET oder MIS-gesteuerter Thyristor hat eine Eingangskapazität, die das Schaltverhalten maßgeblich beeinflußt. Diese Kapazität wird hauptsächlich durch den Abstand zwischen der Gate-Elektrode und der Grenze der Raumladungszone bestimmt. Die Eingangskapazität wird bei gleichbleibender Einsatzspannung dadurch herabgesetzt, daß die Gate-Elektrode (8) über der Drain-Zone (2) einen größeren Abstand von der Oberfläche des Halbleiterkörpers hat als über der Kanalzone (5) oder dort vollständig unterbrochen ist. Die Erfindung ist zum Beispiel bei höherfrequent betriebenen MIS-Bauelementen anwendbar.
摘要翻译： 1.一种可控MIS部件，具有半导体本体（1），所述半导体本体（1）具有并联电连接并且嵌入在相反导电类型的相应区域（3）中的多个源极区域（4），沟道区域（5）布置在 所述半导体本体的表面形成相反导电类型的所述区域（3）的部分，所述源极区域（4）共同并且出现在所述半导体本体（1）的表面处的漏极区域（2） ），通过绝缘层（7）与半导体本体（1）绝缘并且覆盖沟道区（5）的栅极电极（8,16,24）之间形成有相反导电型的所述区域（3） 每个源区（4）的一部分和出现在半导体本体（1）的表面处的漏区（2）的部分的至少一部分，并且其中栅电极（8,16,24）具有 所述第一区域（9,18）覆盖所述通道区域（5）的两个区域（9,10; 18,19）并且布置在第一间隔 半导体本体（1）的表面和第二区域（10,19）位于通道区域（5）之间并且距离半导体本体（1）的表面更远的距离处被布置，其特征在于， 在漏极区域（2）中，在半导体本体（1）的表面设置有与漏极区域（2）相同导电类型但导电率较高的层（13,14,20）。
-
-
搜索结果
3 条记录 (耗时 0.008 秒)
