Schaltungsanordnung zum Ansteuern eines Thyristors mit Licht
    4.
    发明公开
    Schaltungsanordnung zum Ansteuern eines Thyristors mit Licht 失效
    用于控制与光晶闸管电路布置。

    公开(公告)号:EP0144977A2

    公开(公告)日:1985-06-19

    申请号:EP84114846.3

    申请日:1984-12-06

    IPC分类号: H03K17/13 H01L27/14

    摘要: Die Schaltungsanordnung weist eine Nullpunktsteuerung auf, die eine Zündung des Thyristors (8) nur in der Nähe des Nulldurchgangs der Thyristorspannung zuläßt. Die Steuerung enthält einen IGFET (4), der den Basisstrom des die Zündung bewirkenden Fototransistors (1) ableitet, wenn die Thyristorspannung einen bestimmten Wert übersteigt. Der Gateanschluß des IGFET (4) liegt über eine Fotodiode (5) an der Wechselspannung. Die Nullpunktsteuerung kann nur aktiviert werden, wenn die Fotodiode (5) belichtet wird.

    摘要翻译: 该电路装置具有一个零点控制,这允许晶闸管(8)的点火只在零交叉晶闸管电压的附近。 该控制器包括一个IGFET(4),使衍生的点火引起的光电晶体管的基极电流(1)当所述晶闸管的电压超过一定值。 该IGFET(4)的栅极的光电二极管(4)到交流电压的上方。 零点控制只能在光电二极管(5)露出来启用。

    Steuerbares MIS-Bauelement
    6.
    发明公开
    Steuerbares MIS-Bauelement 失效
    Steuerbares MIS-Bauelement。

    公开(公告)号:EP0050773A2

    公开(公告)日:1982-05-05

    申请号:EP81108179.3

    申请日:1981-10-09

    IPC分类号: H01L29/60 H01L29/06 H01L29/78

    摘要: Die Erfindung betrifft ein MIS-gesteuertes Halbleiterbauelement. Ein MIS-FET oder MIS-gesteuerter Thyristor hat eine Eingangskapazität, die das Schaltverhalten maßgeblich beeinflußt. Diese Kapazität wird hauptsächlich durch den Abstand zwischen der Gate-Elektrode und der Grenze der Raumladungszone bestimmt. Die Eingangskapazität wird bei gleichbleibender Einsatzspannung dadurch herabgesetzt, daß die Gate-Elektrode (8) über der Drain-Zone (2) einen größeren Abstand von der Oberfläche des Halbleiterkörpers hat als über der Kanalzone (5) oder dort vollständig unterbrochen ist. Die Erfindung ist zum Beispiel bei höherfrequent betriebenen MIS-Bauelementen anwendbar.

    摘要翻译: 1.一种可控MIS部件,具有半导体本体(1),所述半导体本体(1)具有并联电连接并且嵌入在相反导电类型的相应区域(3)中的多个源极区域(4),沟道区域(5)布置在 所述半导体本体的表面形成相反导电类型的所述区域(3)的部分,所述源极区域(4)共同并且出现在所述半导体本体(1)的表面处的漏极区域(2) ),通过绝缘层(7)与半导体本体(1)绝缘并且覆盖沟道区(5)的栅极电极(8,16,24)之间形成有相反导电型的所述区域(3) 每个源区(4)的一部分和出现在半导体本体(1)的表面处的漏区(2)的部分的至少一部分,并且其中栅电极(8,16,24)具有 所述第一区域(9,18)覆盖所述通道区域(5)的两个区域(9,10; 18,19)并且布置在第一间隔 半导体本体(1)的表面和第二区域(10,19)位于通道区域(5)之间并且距离半导体本体(1)的表面更远的距离处被布置,其特征在于, 在漏极区域(2)中,在半导体本体(1)的表面设置有与漏极区域(2)相同导电类型但导电率较高的层(13,14,20)。