公开(公告)号：EP1912332A2

公开(公告)日：2008-04-16

申请号：EP07114023.0

申请日：2007-08-08

申请人： Samsung SDI Co., Ltd.

发明人： Chung, Bo-yong Legal & IP Team, Samsung SDI Co., LTD. ,  Lee, Wang-jo, Legal & IP Team, Samsung SDI Co., LTD. ,  Kim, Hyung-soo, Legal & IP Team, Samsung SDI Co., LTD. ,  Choi, Sang-moo, Legal & IP Team, Samsung SDI Co., LTD.

IPC分类号： H03K19/0944 ,  G09G3/32

CPC分类号： H03K19/09441 ,  G09G3/3266 ,  G09G2310/06

摘要： Disclosed is a logic gate and a scan driver capable of being realized with MOS transistors of a single polarity type only, preferably PMOS transistors. The logic gate comprises a plurality of input terminals (IN1-IN3), a first driver (10), a second driver (12), a third driver (14), a control transistors (M8), a first capacitor (C2), and a fourth driver (16). The first driver (12) is adapted to provide a first power supply voltage (VDD) to a first node (N1) corresponding to a logic combination of the plurality of input signals and the second driver (14) is adapted to provide a second power supply voltage (VSS) to the first node (N1) when the first driver (12) does not provide the first power supply voltage (VDD) to the first node (N1). The third driver (14) is adapted to provide the first power supply voltage (VDD) to an output terminal of the logic gate when the second power supply voltage (VSS) is provided to the first node (N1) and the fourth driver (16) is adapted to provide the second power supply voltage (VSS) to the gate electrode of the control transistor (M8) when the third driver (14) does not provide the first power supply voltage (VDD) to the output terminal. Each of the first driver (10), the second driver (12), the third driver (14), and the fourth driver (16) comprises at least one transistor. These transistors and the control transistor are MOS transistors of the same polarity type.

摘要翻译： 公开了一种逻辑门和扫描驱动器，其能够仅用单极性类型的MOS晶体管实现，优选为PMOS晶体管。 逻辑门包括多个输入端（IN1-IN3），第一驱动器（10），第二驱动器（12），第三驱动器（14），控制晶体管（M8），第一电容器（C2） 和第四驱动器（16）。 第一驱动器（12）适于向与多个输入信号的逻辑组合相对应的第一节点（N1）提供第一电源电压（VDD），并且第二驱动器（14）适于提供第二功率 当第一驱动器（12）不向第一节点（N1）提供第一电源电压（VDD）时，向第一节点（N1）提供电源电压（VSS）。 当向第一节点（N1）和第四驱动器（16）提供第二电源电压（VSS）时，第三驱动器（14）适于向逻辑门的输出端提供第一电源电压（VDD） ）适于当第三驱动器（14）不向输出端子提供第一电源电压（VDD）时，向控制晶体管（M8）的栅电极提供第二电源电压（VSS）。 第一驱动器（10），第二驱动器（12），第三驱动器（14）和第四驱动器（16）中的每一个包括至少一个晶体管。 这些晶体管和控制晶体管是相同极性类型的MOS晶体管。

公开(公告)号：EP1912332A3

公开(公告)日：2008-05-21

申请号：EP07114023.0

申请日：2007-08-08

申请人： Samsung SDI Co., Ltd.

发明人： Chung, Bo-yong Legal & IP Team, Samsung SDI Co., LTD. ,  Lee, Wang-jo, Legal & IP Team, Samsung SDI Co., LTD. ,  Kim, Hyung-soo, Legal & IP Team, Samsung SDI Co., LTD. ,  Choi, Sang-moo, Legal & IP Team, Samsung SDI Co., LTD.

IPC分类号： H03K19/0944 ,  G09G3/32

CPC分类号： H03K19/09441 ,  G09G3/3266 ,  G09G2310/06

摘要： Disclosed is a logic gate and a scan driver capable of being realized with MOS transistors of a single polarity type only, preferably PMOS transistors. The logic gate comprises a plurality of input terminals (IN1-IN3), a first driver (10), a second driver (12), a third driver (14), a control transistors (M8), a first capacitor (C2), and a fourth driver (16). The first driver (12) is adapted to provide a first power supply voltage (VDD) to a first node (N1) corresponding to a logic combination of the plurality of input signals and the second driver (14) is adapted to provide a second power supply voltage (VSS) to the first node (N1) when the first driver (12) does not provide the first power supply voltage (VDD) to the first node (N1). The third driver (14) is adapted to provide the first power supply voltage (VDD) to an output terminal of the logic gate when the second power supply voltage (VSS) is provided to the first node (N1) and the fourth driver (16) is adapted to provide the second power supply voltage (VSS) to the gate electrode of the control transistor (M8) when the third driver (14) does not provide the first power supply voltage (VDD) to the output terminal. Each of the first driver (10), the second driver (12), the third driver (14), and the fourth driver (16) comprises at least one transistor. These transistors and the control transistor are MOS transistors of the same polarity type.

摘要翻译： 公开了能够仅用单极性类型的MOS晶体管，优选PMOS晶体管来实现的逻辑门和扫描驱动器。 逻辑门包括多个输入端（IN1-IN3），第一驱动器（10），第二驱动器（12），第三驱动器（14），控制晶体管（M8），第一电容器（C2） 和第四驱动器（16）。 第一驱动器（12）适于向与多个输入信号的逻辑组合对应的第一节点（N1）提供第一电源电压（VDD），并且第二驱动器（14）适于提供第二电力 当第一驱动器（12）不向第一节点（N1）提供第一电源电压（VDD）时，向第一节点（N1）提供电源电压（VSS）。 当第二电源电压（VSS）提供给第一节点（N1）和第四驱动器（16）时，第三驱动器（14）适于向逻辑门的输出端提供第一电源电压 ）适于当第三驱动器（14）不向输出端子提供第一电源电压（VDD）时，将第二电源电压（VSS）提供给控制晶体管（M8）的栅极电极。 第一驱动器（10），第二驱动器（12），第三驱动器（14）和第四驱动器（16）中的每一个包括至少一个晶体管。 这些晶体管和控制晶体管是相同极性类型的MOS晶体管。