A METHOD FOR VALIDATING A HARDWARE SYSTEM
    2.
    发明公开

    公开(公告)号:EP3671490A1

    公开(公告)日:2020-06-24

    申请号:EP18214502.9

    申请日:2018-12-20

    发明人: KRIEG, Christian

    IPC分类号: G06F17/50

    摘要: The present invention is related to a method for validating a hardware system (HS) by a model (MO) thereof, the method (1) comprising the following steps:
    providing reference structures (RS) and determining (2), in the model (MO), sub-structures (SS), each of which is structurally equivalent to one of said reference structures (RS);
    extracting (3), from the model (MO), input cones (IN) for each sub-structure (SS);
    creating (4) monopartite candidate graphs (CG) by mapping the bipartite sub-structure (SS) and the respective input cones (IN) to one of the candidate graphs (CG);
    creating (5), for each candidate graph (CG), a match vector (MV), each dimension (D t ) of the match vector (MV) comprising a count (x t ) of occurrences, in the candidate graph (CG), of a different one of predetermined graphlets (GL);
    clustering (6), on the basis of similarity of the match vectors (MV), the candidate graphs (CG) in clusters (CL); and
    selecting, from each of said clusters (CL), one candidate graph (CG) and determining a functional behaviour of the respective sub-structure (SS) of the selected candidate graph (CG) for validating (7) the hardware system (HS).

    METHOD FOR AUTOMATIC DETECTION OF A FUNCTIONAL PRIMITIVE IN A MODEL OF A HARDWARE SYSTEM

    公开(公告)号:EP3382580A1

    公开(公告)日:2018-10-03

    申请号:EP17163776.2

    申请日:2017-03-30

    IPC分类号: G06F17/50

    CPC分类号: G06F17/5045 G06F17/504

    摘要: A method for automatic detection of a functional primitive in a model of a hardware system, the model being a netlist (2) having cells (2') and net links (2") therebetween, comprising the steps:
    a) mapping the cells (2') to nodes (4), each of which having a target node type, and the net links (2") to edges (11) of a target graph (3, 10), and mapping the functional primitive to a search pattern (14) having search nodes (19) and connections therebetween;
    b) selecting candidates from those target nodes (4) the target node types of which match a search node type, and selecting a candidate structure from those selected candidates the target nodes (4) and edges (11) of which match the search nodes (19) and connections of the search pattern (14);
    c) reverse-mapping the target nodes (4) and edges (11) of the selected candidate structure to the cells (2') and net links (2") of the netlist (2); and
    d) outputting said cells (2') and net links (2") as detected functional primitive.

    VERFAHREN UND VORRICHTUNG ZUM DETEKTIEREN VON SCHADSTRUKTUREN IN ELEKTRONISCHEN SCHALTKREISEN
    5.
    发明公开
    VERFAHREN UND VORRICHTUNG ZUM DETEKTIEREN VON SCHADSTRUKTUREN IN ELEKTRONISCHEN SCHALTKREISEN 有权
    方法和设备有害结构在电子电路各种检测

    公开(公告)号:EP3026592A1

    公开(公告)日:2016-06-01

    申请号:EP15196409.5

    申请日:2015-11-26

    IPC分类号: G06F21/56 G06F21/76

    CPC分类号: G06F21/76 G06F21/56

    摘要: Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung (1) zum automatisierten Detektieren von Schadstrukturen (M) in einem elektronischen Schaltkreis, dessen Systemmodell (S) in einer Hardwarebeschreibungssprache modelliert wurde, umfassend: Erzeugen (2) eines abstrakten Syntaxbaums (AST) aus dem Systemmodell (S); Mustervergleichen (3) zumindest einer Teilstruktur des abstrakten Syntaxbaums (AST) mit zumindest einer Referenz-Schadstruktur (R i ) und, bei Übereinstimmung, Markieren der Teilstruktur als potentielle Schadstruktur (P i ); Ermitteln (5) charakteristischer Merkmale (C ij ) der potentiellen Schadstruktur (P i ), zugehöriger Eigenschaften (F ij ) und eines Zulässigkeitsbereichs (A ij ) jeder Eigenschaft (F ij ); Übersetzen der Eigenschaft (F ij ) und des Zulässigkeitsbereichs (A ij ) in eine Prüfungssprache für einen Zustandsautomaten (Z); und Prüfen eines Zustandsautomaten (Z), der durch Umwandeln des Systemmodells (S) oder des abstrakten Syntaxbaums (AST) gewonnen wurde, auf verschiedene Zustände und/oder Zustandsübergänge, wobei eine Schadstruktur (M) detektiert wird, wenn in einem Zustand und/oder Zustandsübergang eine der Eigenschaften (F ij ) den Zulässigkeitsbereich (A ij ) verlässt.

    摘要翻译: 本发明涉及一种方法和装置(1)的有害结构(M)中的电子电路的自动检测,系统模型(S)中的硬件描述语言建模,包括:生成(2)从所述抽象语法树(AST)的 系统模型(S); 模式进行比较(3)的抽象语法树(AST)与至少一个参考有害结构(R i)和,如果它们匹配,标记的部分结构为潜在有害的结构(P I)的中的至少一个的部分结构; 的相关联的潜在的有害结构的特性特征(C IJ)(P i)中,特性(F IJ)和每个属性(F IJ)的可允许的范围(A IJ)确定(5); 平移所述特性(F IJ)和用于状态机(Z)的测试语言允许的范围(A IJ); 和检查状态机(Z),其通过将所述系统模型(S)或抽象语法树(AST)获得的,在不同的状态和/或状态转变,其中,有害结构(M)是在一种状态时检测和/或 状态转移离开性质(FIJ)的容许范围(IJ)中的一个。