利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.009 秒)

    Fast locking clock and data recovery unit
    1.
    发明公开
    Fast locking clock and data recovery unit 有权
    Schnell verriegelnde Takt- undDatenrückgewinnungseinheit

    公开(公告)号：EP1555776A1

    公开(公告)日：2005-07-20

    申请号：EP04090018.5

    申请日：2004-01-19

    申请人： Vitesse Semiconductor Corporation

    发明人： Choudhury, Ashish K. ,  Coe, Timothy V.

    IPC分类号： H04L7/033

    CPC分类号： H04L7/0338 ,  H04L7/046

    摘要： Method and apparatus for recovering a clock and/or data from a serial data stream. A snapshot register and decoder using ring decoding decodes an N-bit data sample generated from an N-phase clock to determine a clock phase for extracting data. The ring decoding involves creating a first ring from the oversampled data by cyclically arranging the N-bit data sample in angle positions corresponding to clock phases. A second ring around the first one is calculated by EXNORing the samples of the first ring, subsequent rings are formed by ANDing the samples of the previous rings. The procedure stops when a 0-1-0 sequence appears on a ring. The optimum phase is determined as the phase of the 0-1-0 plus the ring index divided by two.

    摘要翻译： 从串行数据流中恢复时钟和/或数据的方法和装置。 使用环形解码的快照寄存器和解码器解码从N相时钟产生的N位数据样本，以确定提取数据的时钟相位。 环形解码涉及通过将N位数据样本循环地布置在对应于时钟相位的角度位置中，从过采样数据产生第一环。 第一个环周围的第二个环是通过排除第一个环的样品来计算的，随后的环由前一个环的样品进行AND运算而形成。 当环上出现0-1-0序列时，程序停止。 确定最佳相位为0-1-0加上环指数除以2的相位。