公开(公告)号：EP1271329A3

公开(公告)日：2005-06-08

申请号：EP02254423.3

申请日：2002-06-25

申请人： Zarlink Semiconductor Limited

发明人： Evered, Jonathon ,  Fisher, Daniel ,  Aldridge, David ,  Buckley, Matthew Charles ,  Walker, Anthony Mark ,  Worroll, Maison Lloyd ,  Watkins, Andrew

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A system is provided for transferring data from a first network, which is packet based, to a second network, the system comprising: a physical layer input device, an input FIFO, a DMA controller for transferring data between addresses, an output FIFO, and a physical layer output device,    wherein the physical layer input device places beginning and end markers around packets in the input FIFO, and the DMA controller monitors the data which it transfers, and transfers data between said beginning and end markers, and ceases a transfer when an end of packet marker is reached.

摘要翻译： 提供一种用于将数据从基于分组的第一网络传送到第二网络的系统，该系统包括：物理层输入设备，输入FIFO，用于在地址之间传送数据的DMA控制器，输出FIFO和 物理层输出设备，其中物理层输入设备在输入FIFO中的分组周围放置开始和结束标记，并且DMA控制器监视其传输的数据，并且在所述开始标记和结束标记之间传输数据，并且当 数据包标记的结束到达。

公开(公告)号：EP1271329A2

公开(公告)日：2003-01-02

申请号：EP02254423.3

申请日：2002-06-25

申请人： Zarlink Semiconductor Limited

发明人： Evered, Jonathon ,  Fisher, Daniel ,  Aldridge, David ,  Buckley, Matthew Charles ,  Walker, Anthony Mark ,  Worroll, Maison Lloyd ,  Watkins, Andrew

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A system is provided for transferring data from a first network, which is packet based, to a second network, the system comprising:

a physical layer input device, an input FIFO, a DMA controller for transferring data between addresses, an output FIFO, and a physical layer output device,
   wherein the physical layer input device places beginning and end markers around packets in the input FIFO, and the DMA controller monitors the data which it transfers, and transfers data between said beginning and end markers, and ceases a transfer when an end of packet marker is reached.

摘要翻译： 提供了一种用于将数据从基于分组的第一网络传送到第二网络的系统，所述系统包括：物理层输入设备，输入FIFO，用于在地址之间传送数据的DMA控制器，输出FIFO和 物理层输出设备，其中物理层输入设备将开始和结束标记放置在输入FIFO中的分组周围，并且DMA控制器监视其传输的数据，并且在所述开始和结束标记之间传送数据，并且当 达到分组标记的结束。