EFFICIENT TIME-INTERLEAVED ANALOG-TO-DIGITAL CONVERTER
    1.
    发明公开
    EFFICIENT TIME-INTERLEAVED ANALOG-TO-DIGITAL CONVERTER 有权
    高效流水线模拟数字转换器

    公开(公告)号:EP2965434A1

    公开(公告)日:2016-01-13

    申请号:EP14708303.4

    申请日:2014-03-07

    CPC classification number: H03M1/1255 H03M1/121 H03M1/1215 H03M1/126

    Abstract: A time-interleaved analog-to-digital converter for conversion of an analog input signal to a digital output signal having a sample rate R is disclosed. The time-interleaved analog-to-digital converter comprises an array of an integer number N of constituent analog-to-digital converters, an integer number N of sample-and-hold units, one or more digital output processing units, and a timing circuit. Each constituent analog-to-digital converter is adapted to operate based on an analog-to-digital converter operation clock to provide a digital signal at the digital output. Each sample-and-hold unit is connected to the input of a respective constituent analog-to-digital converter and is adapted to operate based on a respective one of a number M of timing signals, wherein no timing signal is used to clock two or more of the sample-and-hold units. The digital output processing units are adapted to provide a sample of the digital output of a constituent analog-to-digital converter as a sample of the digital output signal based on the respective one of the M timing signals. The timing circuit is adapted to generate the analog-to-digital converter operation clock signal and the M timing signals each timing signal having a period of M/R, wherein M is less or equal to N.

    Verfahren und Anordnung zur ortsbezogenen und zeitgenauen Abtastung von einem Drehkörper mit variabler Drehgeschwindigkeit
    3.
    发明公开
    Verfahren und Anordnung zur ortsbezogenen und zeitgenauen Abtastung von einem Drehkörper mit variabler Drehgeschwindigkeit 审中-公开
    的方法和装置具有可变的旋转速度的旋转体的基于位置和时间准确的扫描

    公开(公告)号:EP2068549A2

    公开(公告)日:2009-06-10

    申请号:EP08167833.6

    申请日:2008-10-29

    CPC classification number: H04N1/06 H03M1/125 H03M1/1255

    Abstract: Die Erfindung betrifft ein Verfahren zur ortsbezogenen und zeitgenauen Abtastung eines sich drehenden Körpers (Z) sowie eine zugehörige Anordnung. Mit einem Zeitgeber wird der Zeitstempel (t0, t1 ... tn) für mindestens einen Messpunkt (a, b, c, d) am Körper (Z) gemessen. Außerdem werden zugehörige zeitliche Bezugswerte mit dem Zeitgeber gemessen. Hieraus wird der zum Messpunkt (a, b, c, d) zugehörige Wert ausgehend von dem Zeitstempel (t0, t1, ... tn) abgeleitet.

    Abstract translation: 该方法涉及测量使用用于测量点的计时器在一个旋转体的时间戳(t0到TN)。 时间戳和所述时间基准值的测定时的身体被扫描使用定时器进行测量。 瞬时参考值被指派至所扫描的值。 该值是从与时间参考值的扫描值的时间戳的。 的值属于测量点。 一个独立的claimsoft被包括在用于旋转体的及时和准确的扫描装置。

    Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device
    4.
    发明公开
    Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device 有权
    控制用于模拟 - 数字转换,光接收装置,光接收方法和装置,用于补偿波形失真

    公开(公告)号:EP1959590A3

    公开(公告)日:2008-08-27

    申请号:EP08000030.0

    申请日:2008-01-02

    Applicant: Fujitsu Ltd.

    CPC classification number: H04L7/007 H03M1/1255 H04B10/697

    Abstract: An optical receiving device of the present invention receives optical signals from an optical transmitting device which uses a modulation format wherein an optical intensity waveform of each symbol is return-to-zero (RZ) pulse, and converts the received optical signals into digital signals by a conversion process of an analog to digital (AD) converter. A control-value calculating unit subsequent to the AD converter digitally processes the digital signals, retrieves an absolute value of the digital signals or a value corresponding one-to-one with the absolute value of the digital signals, estimates errors from an appropriate timing of a sampling timing in the AD converter based on the absolute value of the digital signals or the value corresponding one-to-one with the absolute value of the digital signals, and calculates a control value controlling the sampling timing based on the estimated errors. Based on the control value, a phase of a pulse regulating the sampling timing of AD conversion can be compensated.

    Verfahren und Vorrichtung zur Rekonstruktion und Regelung der Phasenlage eines Abtasttaktes bezüglich eines abzutastenden analogen Signals
    6.
    发明公开
    Verfahren und Vorrichtung zur Rekonstruktion und Regelung der Phasenlage eines Abtasttaktes bezüglich eines abzutastenden analogen Signals 有权
    方法和装置用于重建和采样时钟的相对于相位位置的调节,以扫描的模拟信号

    公开(公告)号:EP1603330A3

    公开(公告)日:2007-10-03

    申请号:EP05011782.9

    申请日:2005-06-01

    Applicant: Micronas GmbH

    Inventor: Waldner, Markus

    CPC classification number: H03M1/1255 G09G5/008

    Abstract: Verfahren zur Rekonstruktion und Regelung der Phasenlage (Δϕ) eines Abtasttaktes (Ta) bezüglich eines abzutastenden analogen Signals (10) umfassend das Abtasten von Werten (42) des analogen Signals (10) mit dem Abtasttakt (Ta) zu verschiedenen Zeitpunkten; die Bestimmung zeitlicher Gradienten (54) des analogen Signals zu verschiedenen Zeitpunkten; die näherungsweise, teilweise Rekonstruktion des Signalsverlaufs des analogen Signals (10) unter Verwendung wenigstens eines Teils der abgetasteten Werte (14a, 14b, 14c) des analogen Signals und wenigstens eines Teils der bestimmten zeitlichen Gradienten (16a, 16b, 16c); die Bestimmung einer einem Abtastzeitpunkt (12a, 12b, 12c) nächstgelegenen Nullstelle der ersten zeitlichen Ableitung des rekonstruierten Signalverlaufs; die Ermittlung der Phasenlage (Δϕ) des Abtasttaktes (Ta) bezüglich des analogen Signals (10) aus dem zeitlichen Abstand dieses Abtastzeitpunktes (12b) von der zeitlichen Lage der bestimmten Nullstelle; die Zuführung der ermittelten Phasenlage (Δϕ) in eine Regelschleife (95, 90), welche die Phasenlage (Δϕ) derart nachregelt, dass dieser Abtastzeitpunkt (12b) mit der zeitlichen Lage der bestimmten Nullstelle möglichst zusammenfällt sowie Vorrichtung zur praktischen Umsetzung dieses Verfahrens.

    Display apparatus with automatic quantization clock phase adjustment
    9.
    发明公开
    Display apparatus with automatic quantization clock phase adjustment 审中-公开
    Anzeigevorrichtung mit automatischer Einstellung der Quantisierungstaktphase

    公开(公告)号:EP2343698A3

    公开(公告)日:2014-01-22

    申请号:EP11150154.0

    申请日:2011-01-05

    Inventor: Funada, Masahiro

    CPC classification number: G09G5/008 G09G5/006 H03M1/124 H03M1/1255

    Abstract: The display apparatus includes an AD converter (6) converting an analog video signal into a digital video signal, a phase adjuster (1) and a horizontal start position detector (7). The detector detects a horizontal start position where an output value of the AD converter becomes a minimum value that exceeds a threshold level in a video horizontal direction. The phase adjuster acquires a start position change phase where the horizontal start position is changed. The phase adjuster calculates a first phase period where the analog video signal starts its transition from a first level to a second (higher) level and then ends the transition. The phase adjuster sets a phase not included in the first phase period as an adjusted phase of the quantization clock.

    Abstract translation: 显示装置包括将模拟视频信号转换为数字视频信号的AD转换器(6),相位调节器(1)和水平开始位置检测器(7)。 检测器检测水平开始位置,其中AD转换器的输出值在视频水平方向上变为超过阈值水平的最小值。 相位调整器获取水平开始位置改变的开始位置改变阶段。 相位调整器计算第一相位周期,其中模拟视频信号从第一电平开始转换到第二电平,然后结束转换。 相位调整器将不包括在第一相位周期中的相位设置为量化时钟的调整相位。

Patent Agency Ranking