利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

203 条记录 (耗时 0.018 秒)

    METHOD OF RSA SIGNATURE OR DECRYPTION PROTECTED USING MULTIPLICATIVE SPLITTING OF AN ASYMMETRIC EXPONENT
    1.
    发明公开
    METHOD OF RSA SIGNATURE OR DECRYPTION PROTECTED USING MULTIPLICATIVE SPLITTING OF AN ASYMMETRIC EXPONENT 审中-公开

    公开(公告)号：EP3379769A1

    公开(公告)日：2018-09-26

    申请号：EP17305308.3

    申请日：2017-03-21

    申请人： GEMALTO SA

    发明人： GOUGET, Aline

    IPC分类号： H04L9/30 ,  H04L9/08 ,  H04L9/00

    CPC分类号： H04L9/302 ,  H04L9/002 ,  H04L9/085 ,  H04L2209/046 ,  H04L2209/16

    摘要： The present invention relates to a method of splitting a private exponent component d of an RSA key (p, q, N, d, e) in at least two private exponent component shares (d 1 , d 2 ,...) and associated methods of secure generation of an RSA signature and decryption. Said method of splitting comprises steps of generation of at least two private exponent component shares (d 1 , d 2 , ...) such that:
    - their product is equal to said private exponent component d modulo ϕ(N) and,
    - one private exponent component share among said private exponent component shares, called server private exponent component, is superior or equal to ϕ(N) and,
    - other private exponent component shares among said private exponent component shares, called client private exponent components, are inferior to ϕ(N).

    METHOD TO SECURE KECCAK ALGORITHM AGAINST SIDE-CHANNEL ATTACKS
    2.
    发明公开
    METHOD TO SECURE KECCAK ALGORITHM AGAINST SIDE-CHANNEL ATTACKS 审中-公开

    公开(公告)号：EP3335366A1

    公开(公告)日：2018-06-20

    申请号：EP16736086.6

    申请日：2016-07-05

    申请人： Gemalto SA

    发明人： ROUSSELLET, Mylène ,  VILLEGAS, Karine

    IPC分类号： H04L9/00

    CPC分类号： H04L9/002 ,  H04L2209/046

    摘要： The present invention relates to a method to secure a cryptographic algorithm (F) performing operations on a matrix of n*n words (A), this cryptographic algorithm (F) necessitating to, when the matrix of data (A) is masked using a mask matrix (M), performing operations on the masked matrix (A+M) and on a mask matrix (M), said method comprising the steps of generating (GEN) a maximum of n*(n-1) random values (RV) of the size of the words of the matrix (A) for the masking of the data, constructing (MCM) a mask matrix (M) where at least n values are obtained by an combination of at least two of the generated random values (RV). Recovery of masked intermediate matrix (F(A)+M) comprising a step of constructing (DCM) a set of degraded operations (F') to be applied on values in mask matrix (M) instead of the whole set of operations of the algorithm (F) to be applied on the whole mask matrix (F(M)).

    SOFTWARE PROTECTION AGAINST DIFFERENTIAL FAULT ANALYSIS
    4.
    发明公开
    SOFTWARE PROTECTION AGAINST DIFFERENTIAL FAULT ANALYSIS 审中-公开
    软件对差分故障分析的保护

    公开(公告)号：EP3291478A1

    公开(公告)日：2018-03-07

    申请号：EP17188390.3

    申请日：2017-08-29

    申请人： NXP B.V.

    发明人： RIOU, Sebastien

    IPC分类号： H04L9/00

    CPC分类号： H04L9/004 ,  G06F21/14 ,  H04L9/003 ,  H04L9/005 ,  H04L9/0618 ,  H04L9/0631 ,  H04L2209/046 ,  H04L2209/12 ,  H04L2209/125

    摘要： An encryption module and method for performing an encryption/decryption process executes two cryptographic operations in parallel in multiple stages. The two cryptographic operations are executed such that different rounds of the two cryptographic operations are performed in parallel by the same instruction or the same finite state machine (FSM) state for hardware implementation.

    摘要翻译： 用于执行加密/解密处理的加密模块和方法以多个阶段并行地执行两个密码操作。 执行两个密码操作，使得两个密码操作的不同轮次通过用于硬件实现的相同指令或相同有限状态机（FSM）状态并行执行。

    A PROTECTION METHOD AND DEVICE AGAINST A SIDE-CHANNEL ANALYSIS
    6.
    发明公开
    A PROTECTION METHOD AND DEVICE AGAINST A SIDE-CHANNEL ANALYSIS 审中-公开
    一种防止边道分析的保护方法和装置

    公开(公告)号：EP3264668A1

    公开(公告)日：2018-01-03

    申请号：EP16176721.5

    申请日：2016-06-28

    申请人： ESHARD

    发明人： WURCKER, Antoine ,  THIEBEAULD DE LA CROUEE, Hugues

    IPC分类号： H04L9/00

    CPC分类号： H04L9/003 ,  G09C1/00 ,  H04L2209/046 ,  H04L2209/12

    摘要： The invention relates to a method for executing by a circuit a bit permutation operation (OPR) by which bits of an input data are mixed to obtain an output data comprising at least two words, the method comprising: generating a first mask set (U) comprising mask parameters (U[I]), the mask set comprising one word column (Ui) per word of the input data, each word column comprising a same number of occurrences of all possible values of one input data word in relation with a size of the input data word; generating an input set (PX) by combining the input data with each mask parameter of the first mask set by Exclusive OR (XOR) operations (⊕); and computing an output set (PR) comprising output data resulting from the application of the bit permutation operation to each data in the input set, the first mask set being generated such that the output set comprises columns of output words, each output word column comprising a same number of occurrences of all possible values of one output word in relation with a size of the output word.

    摘要翻译： 本发明涉及一种由电路执行比特置换操作（OPR）的方法，通过该比特置换操作（OPR）将输入数据的比特混合以获得包括至少两个单词的输出数据，所述方法包括：生成第一掩模集合（U） 包括掩码参数（U [I]），所述掩码集包括输入数据的每个字的一个字列（Ui），每个字列包括与一个输入数据字的大小相关的一个输入数据字的所有可能值的相同出现次数 的输入数据字; 通过将输入数据与通过异或（XOR）运算（⊕）设置的第一掩码的每个掩码参数组合来生成输入集合（PX）; 并且计算输出集合（PR），该输出集合包括通过对输入集合中的每个数据应用比特置换操作而得到的输出数据，第一掩码集合被生成为使得输出集合包括输出字的列，每个输出字列包括 一个输出字的所有可能值的出现次数与输出字的大小相同。

    EXÉCUTION SÉCURISÉE D'UN ALGORITHME
    7.
    发明公开
    EXÉCUTION SÉCURISÉE D'UN ALGORITHME 审中-公开
    一种算法的安全执行

    公开(公告)号：EP3252987A1

    公开(公告)日：2017-12-06

    申请号：EP16198651.8

    申请日：2016-11-14

    申请人： PROTON WORLD INTERNATIONAL N.V. ,  STMICROELECTRONICS (ROUSSET) SAS

    发明人： PEETERS, Michael ,  MARINET, Fabrice ,  MODAVE, Jean-Louis ,  ROMAIN, Fabrice

    IPC分类号： H04L9/00 ,  G06F21/52 ,  G06F21/55

    CPC分类号： G06F3/0659 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0673 ,  G06F21/52 ,  G06F21/554 ,  G06F21/566 ,  G06F2221/034 ,  G09C1/00 ,  H04L9/004 ,  H04L2209/046 ,  H04L2209/12

    摘要： L'invention concerne un procédé d'exécution d'un algorithme, comportant les étapes suivantes : réaliser (41) une première exécution (EXE1) de l'algorithme par une unité de traitement (11) ; envoyer au moins un premier résultat pour écriture dans une mémoire à un circuit de gestion de mémoire ; stocker (43) ledit premier résultat dans une première zone (122) de la mémoire volatile ; réaliser (44) une deuxième exécution (EXE2) de l'algorithme par ladite unité de traitement ; envoyer au moins un deuxième résultat pour écriture dans la mémoire audit circuit ; et appliquer (46, 47, 48), par ledit circuit, un traitement différent par rapport à la première exécution.

    摘要翻译： 包括以下步骤：由处理单元（11）产生（41）所述算法的第一执行（EXE1）; 发送至少一个第一结果以写入存储器管理电路; 将所述第一结果存储（43）在所述易失性存储器的第一区域（122）中; 由所述处理单元执行（44）算法的第二执行（EXE2）; 至少发送第二结果以便在所述存储器中写入所述电路; 以及由所述电路应用（46,47,48）与第一次执行相比不同的处理。