利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.01 秒)

    AUTHENTIFIZIERUNG EINER KONFIGURATION EINER FELDPROGRAMMIERBAREN LOGIKGATTER-ANORDNUNG
    3.
    发明公开
    AUTHENTIFIZIERUNG EINER KONFIGURATION EINER FELDPROGRAMMIERBAREN LOGIKGATTER-ANORDNUNG 审中-公开

    公开(公告)号：EP3893431A1

    公开(公告)日：2021-10-13

    申请号：EP20168219.2

    申请日：2020-04-06

    申请人： Siemens Aktiengesellschaft

    发明人： De Santis, Fabrizio ,  Dichtl, Markus ,  Sel, Tolga

    IPC分类号： H04L9/32 ,  H03K19/17756 ,  G06F21/76

    摘要： Die Erfindung betrifft ein computerimplementiertes Verfahren zur Authentifizierung eines Konfigurationsdatensatzes einer feldprogrammierbaren Logikgatter-Anordnung umfassend mehrere Schritte. Sie betrifft auch einen elektronischen Schaltkreis mit einer feldprogrammierbaren Logikgatter-Anordnung, ein Computerprogrammprodukt und ein computerlesbares Speichermedium. Zunächst erfolgt das Bereitstellen des Konfigurationsdatensatzes für die feldprogrammierbare Logikgatter-Anordnung. Der Konfigurationsdatensatz wird dann in wenigstens zwei Teile zerlegt, wobei der erste Teil in einem ersten Teilkonfigurationsdatensatz gespeichert wird und der zweite Teil in einem zweiten Teilkonfigurationsdatensatz gespeichert wird. Es wird wenigstens ein erster Integritätswert des ersten Teilkonfigurationsdatensatzes erzeugt. Es wird wenigstens ein zweiter Integritätswert des zweiten Teilkonfigurationsdatensatzes durch eine kryptographische Prüfsumme abhängig von den vorhergehenden Teilkonfigurationsdatensätzen und/oder den vorhergehenden Integritätswerten erzeugt. Wenigstens einer der Teilkonfigurationsdatensätze mit dem wenigstens einen zugeordneten Integritätswert wird in ein Authentifizierungsmodul übertragen. Anschließend wird ein Prüfergebnis für die Authentizität des wenigstens einen Teilkonfigurationsdatensatzes anhand des zugeordneten Integritätswerts ermittelt, wobei das Prüfergebnis durch das Authentifizierungsmodul ermittelt wird.

    STACKED PROGRAMMABLE INTEGRATED CIRCUITRY WITH SMART MEMORY
    6.
    发明公开
    STACKED PROGRAMMABLE INTEGRATED CIRCUITRY WITH SMART MEMORY 审中-公开

    公开(公告)号：EP3783649A1

    公开(公告)日：2021-02-24

    申请号：EP20175713.5

    申请日：2020-05-20

    申请人： INTEL Corporation

    发明人： Atsatt, Sean

    IPC分类号： H01L25/10 ,  H01L23/00 ,  H04L12/24 ,  G11C5/04 ,  H01L25/18 ,  H03K19/173 ,  H03K19/17728 ,  H03K19/17736 ,  H03K19/17756 ,  H03K19/1776 ,  G11C15/04

    摘要： Circuitry is provided that includes programmable fabric with fine-grain routing wires and a separate programmable coarse-grain routing network that provides enhanced bandwidth, low latency, and deterministic routing behavior. The programmable fabric may be implemented on a top die that is stacked on the active interposer die. The programmable coarse-grain routing network and smart memory circuitry may be implemented on an active interposer die. the smart memory circuitry may be configured to perform higher level functions than simple read and write operations. The smart memory circuitry may carry out command based low cycle count operations using a state machine without requiring execution of a program code, complex microcontroller based multicycle operations, and other non-generic microcontroller based smart RAM functions.