-
公开(公告)号：EP0051019A1
公开(公告)日：1982-05-05
申请号：EP81401641.6
申请日：1981-10-19
发明人： Geesen, Michel
摘要： Un compteur fonctionnant en permanence en réponse à un train d'impulsions de fréquence élevée comprend une première série d'étages de poids faibles montés en compteur synchrone (10), suivie d'une deuxième série d'étages de poids forts montés en compteur asynchrone (12).
Le compteur synchrone (10) est connecté au compteur asynchrone (12) de façon à faire commuter ce dernier avant le dépassement par le compteur synchrone de sa capacité maximale. Un registre de lecture (49) est en outre prévu poury transférer systématiquement le contenu du compteur asynchrone au moment du dépassement par le compteur synchrone de sa capacité maximale. La lecture du compteur à un instant donné se fait par lecture du contenu du compteur synchrone (10) et du registre de lecture (49) associé au compteur asynchrone (12).
Application au comptage d'un nombre élevé d'impulsions à très haute fréquence en vue notamment de la datation d'événements dans le temps.-
公开(公告)号：EP0095777B1
公开(公告)日：1987-04-29
申请号：EP83105389.7
申请日：1983-05-31
发明人： Kamimaru, Nobuyuki
IPC分类号： H03K21/18
CPC分类号： H03K23/667 , H03K23/665
-
3.发明公开Verfahren zur Ueberwachung einer mehrstelligen, im Multiplexverfahren betriebenen Anzeige sowie nach diesem Verfahren betriebene Anzeige 失效用于监视多位数的方法，根据该方法的显示驱动多路复用显示和操作。
公开(公告)号：EP0007414A1
公开(公告)日：1980-02-06
申请号：EP79101883.1
申请日：1979-06-11
申请人： Mettler-Toledo AG
摘要： Für Segmentanzeigen (10) im Multiplexbetrieb wird eine Ueberwachungsmethode vorgeschlagen: Gleichrangige Segmentleitungen (18) sind zu einer ebenfalls aus Segmenten (34) aufgebauten Prüfstelle (32) geführt, deren sämtliche Segmente während eines zusätzlichen Taktes der Multiplexschaltung (20) angesteuert und dadurch zum Leuchten gebracht werden. Ein Defekt in der Anzeige (10) führt zum Ausfall eines Prüfstellensegmentes (34). Die Prüfstelle (32) karm visuell oder fotoelektrisch überwacht werden.
Anwendung auf Flüssigkristall- oder Leuchtdiodenanzeigen, insbesondere bei Waagen.摘要翻译： 1.一种用于监测多路显示器，其包括数字复数，worin对应段电极法被串联连接到海誓山盟，其特征在于在没有对应的段电极（12，14）显示的是电连接到的分段电极（34） 测试单元（32）未投放用于显示读数的目的，后者分段电极（34）被在多路复用电路的附加周期期间与测试信号提供。
-
-
公开(公告)号：EP0095777A2
公开(公告)日：1983-12-07
申请号：EP83105389.7
申请日：1983-05-31
发明人： Kamimaru, Nobuyuki
IPC分类号： H03K21/18
CPC分类号： H03K23/667 , H03K23/665
摘要： A programmable counter system of the swallow operation type using binary counters is disclosed. The counter comprises a prescaler (101) for frequency dividing an input signal by a frequency division factor "2 n -1" or "2 n ", upper and lower order bit counters (A and B) for counting down an output signal from the prescaler, a flip-flop (2) for selecting either the frequency division factor "2" - 1" or "2"" according to the logical level of the output signal of the counter A or B, and inverters (51 0 to 51 3 ) for level inverting programming data (PDO to PD3) and applying them to the lower order bit counter A, thereby setting a division number of the counter A to a complement of the binary code of the programming data.
-
-
-
公开(公告)号：EP0070461A2
公开(公告)日：1983-01-26
申请号：EP82106102.5
申请日：1982-07-08
CPC分类号： H03K21/403
摘要： Die Erfindung beschäftigt sich mit dem Problem der Degradation von elektrisch programmierbaren Halbleiterspeicherelementen bei einer Verwendung in einem Zähler mit nichtflüchtiger Speicherung eines n-stelligen Digitalwortes. Dieses Problem wird weitgehend gelöst durch einen Hauptspeicher (Hs) für die höherwertigen Bits von m + 1 bis n und einem Matrixspeicher (M) mit 2 m Speicherzellen, welche wie die Speicherzellen des Hauptspeichers (Hs) elektrisch programmierbare Speicherelemente enthalten. Die Speicherelemente der Speichermatrix (M) werden bitweise im Takt der Zählimpulse über ein Wortschieberegister (WSR) und ein Bitschieberegister (BSR) angewählt, während die n-m Speicherzellen des Hauptspeichers (Hs) mit den höherwertigen n-m Bits eines Binärzählers (Bz) mit n flüchtigen Speicherzellen gekoppelt sind. Ferner ist eine getaktete Ablaufsteuerung (A) vorgesehen, welche über einen ersten Ausgang (A1) den Binärzähler (Bz) das Bitschieberegister (BSR) und das Wortschieberegister (WSR) zurücksetzt und an welchem anschließend Leseimpulse eines Lesezyklus auftreten, bei denen die Informationen im Hauptspeicher (Hs) und in der Speichermatrix (M) in den Binärzähler (Bz) eingeschrieben werden, welche ferner über einen zweiten Ausgang (A2) bei Zählbeginn durch einen Löschimpuls den Hauptspeicher (Hs) und die Speichermatrix (M) löscht, sowie nach 2 m Zählimpulsen durch einen weiteren Löschimpuls die Speichermatrix (M) löscht und welche außerdem über einen dritten Ausgang (A3) die Wortleitung der Speichermatrix nach jedem Zählimpuls mit einem Schreibimpuls versorgt.
摘要翻译： 与非易失性存储的n位的数字字的一个计数器中使用时，本发明涉及电可编程半导体存储器元件的劣化的问题。 此问题主要是由主存储（HS）为m的较高阶位+ 1到n和一个矩阵存储器（M）与含有作为主存储器（HS），电可编程存储器元件的存储器单元2
的存储器单元来解决。 所述存储器阵列的存储器元件（M）通过在时间上与在字移位寄存器（WSR），并且选择一个位的移位寄存器（BSR）的计数脉冲比特位，同时主存储器（HS）与一个二进制计数器（BZ）的用正性存储器单元的高次m位的纳米存储器单元 耦合。 此外，一个时钟顺序控制器（A）被提供，其通过第一输出的二进制计数器的（A1）（BZ）复位位移位寄存器（BSR）和所述字移位寄存器（WSR），并出现在其中一个读取周期的随后读取脉冲，其中，在主存储器中的信息 （HS）和在二进制计数器（BZ）的存储器阵列（M）中被写入，通过第二输出另外的（A2）中删除在由擦除脉冲到主存储（HS）的计数处理，并且所述存储矩阵（M），和2后< 米>计数删除，并且还经由第三输出（A3）之后，用写脉冲的每个计数通过另一擦除脉冲提供所述存储器阵列的字线，所述存储器阵列（M）。 -
9.发明授权
-
公开(公告)号：EP0209313A3
公开(公告)日：1988-08-17
申请号：EP86305273
申请日：1986-07-08
申请人： RCA CORPORATION
发明人： Ott, Russell George
IPC分类号： H03K21/18
摘要： A timing system (Fig. 1) ordinarily includes: a timer circuit (24), a source (11, 14) of first clock pulses for advancing the timer circuit, and a circuit (16, 18) for reading out the timer circeit in delayed synchronizism with the clock pulses. In order to allow the timer circuit to be advanced by second clock pulses from a second source (29), where the second clock pulses are asynchronous with respect to the first clock pulses, there is provided a synchronizing or storage circuit (32) for storing an indication of the occurrence of each second clock source pulse. The timer circuit is advanced only when there are present the stored indication and the next-occurring first clock pulse. The stored indication thereafter is erased, in anticipation of receipt of the next-occurring second clock pulse.
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.009 秒)
