公开(公告)号：EP0174049A3

公开(公告)日：1988-05-18

申请号：EP85201373

申请日：1985-08-30

申请人： Philips Patentverwaltung GmbH ,  N.V. Philips' Gloeilampenfabrieken

发明人： Möring, Wilhelm ,  Demmer, Walter Heinrich ,  Oldach, Detlef

IPC分类号： H03L07/08 ,  H03L07/18

CPC分类号： H04N5/126 ,  H03L7/087 ,  H03L7/091 ,  H03L7/191

摘要： In einer Schaltungsanordnung zum Synchronisieren der Phase eines frequenzgeteilten Signals mit einer Flanke (F) endlicher Steigung eines im wesentlichen periodischen Synchronisiersignals mit einem ein Taktsignal abgebenden Oszillator (1), einem Frequenzteiler (4), der das frequenzgeteilte Signal erzeugt, und einem Phasendetektor (39), der eine erste Vergleichsanordnung (10) zur Grobphasendetektion, eine zweite Vergleichsanord nung (19) zur Feinphasendetektion sowie eine Auswahlschal tung (31) umfaßt, die ein resultierendes Phasensignal, das dem Oszillator zum Steuern der Frequenz des Taktsignals zugeführt wird, im Falle großer Phasenabweichungen aus dem Grobphasenvergleich und im Falle geringer Phasenab weichungen aus dem Feinphasenvergleich ableitet, wird bei einem amplitudendiskreten Synchronisiersignal mit beg renzter zeitlicher Auflösung dennoch eine genaue Einstel lung auf die Flanke F dadurch erreicht, daß das Synchroni siersignal dem Phasendetektor (39) in Form einer Folge amplitudendiskreter Werte zugeführt wird, die durch Abtasten des Synchronisiersignals mit dem Taktsig nal gebildet wird, wobei für die Flanke (F) im Synchronisier signal eine aus reichende Anzahl Amplitudenstufen vorgesehen ist.

公开(公告)号：EP0112599A3

公开(公告)日：1986-03-19

申请号：EP83201818

申请日：1983-12-20

申请人： BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap ,  International Standard Electric Corporation

发明人： Hoefman, Marc Edmond Maria

IPC分类号： H03L07/08 ,  H03K05/26

CPC分类号： H03L7/089

摘要： Pulse corrector, for a phase locked loop, with first (R) and second (V) outputs coupled with a digital phase detector (DPD) and with first (T) and second (S) inputs coupled with a reference source and with the output of a controlled oscillator (VCO) respectively. After the end of an interruption of the reference source, at the first input there is generated a pulse (TL) whose first edge never leads the corresponding first edge at the second output and whose duration is not substantially smaller than the duration of a pulse (S4) at the second input.

公开(公告)号：EP0208449A3

公开(公告)日：1988-10-12

申请号：EP86304777

申请日：1986-06-20

申请人： ADVANCED MICRO DEVICES, INC.

发明人： Clapp, Craig ,  Adams, Neil

IPC分类号： H03L07/08 ,  H03L07/00

CPC分类号： H03L7/0814 ,  H04L7/033

摘要： Disclosed is an apparatus for synchronizing a first signal wilh a second signal comprising a plurality of delay means D i as i goes from 1 to N, where N is an integer, each delay means D i having an input I i and a delay output O i for delaying a signal received at the respective input I, by an increment 8t of time in supplying the delayed signal at the respective delay output O i . The first delay means D, of the plurality of delay means is connected to receive the first signal at its input I 1 . Each of the other delay means D,, for i equal to 2 to N, are connected in series such that the respective input I i is connected to receive the delay output O i-1 of the preceding delay means D i-1 . A plurality of latch means L i , as i goes from 1 to N, are connected to be clocked by the second signal. Each of the latch means L i latches the signal at the delay output O i respectively for each of the delay means D i , in response to the second signal and supplies the latched signal at a respective latch output Q i . Output logic means, responsive to at least a subset of the plurality of delay outputs O i and plurality of latch outputs Q i , for supplying essentially a phase-shifted copy of the first aignal synchronized with the second signal is provided.

公开(公告)号：EP0246530A3

公开(公告)日：1988-10-05

申请号：EP87106818

申请日：1987-05-11

申请人： Blaupunkt-Werke GmbH

发明人： Liman, Helmut

IPC分类号： H03L07/08 ,  G08G01/09 ,  H04L07/02

CPC分类号： G08G1/092 ,  H03L7/08 ,  H04L7/0083 ,  H04L7/033

公开(公告)号：EP0115326A3

公开(公告)日：1985-11-27

申请号：EP84100722

申请日：1984-01-24

申请人： Siemens Aktiengesellschaft

发明人： Gasser, Kurt

IPC分类号： H03L07/08

CPC分类号： H03L7/145

摘要： Bei einer Störung des Referenzsignals wird dem Phasen diskriminator anstelle des Referenzsignals ein zum vom Oszillator erzeugten Takt OT, der ebenfalls dem Phasendis kriminator zugeführt ist, inverses Signal
OT
zugeführt.

摘要翻译： 在干扰参考信号的情况下，同样传递给相位鉴别器的由振荡器生成的信号脉冲OT的倒数的信号OT被传递给相位鉴别器而不是基准信号。

公开(公告)号：EP0113424A3

公开(公告)日：1985-11-21

申请号：EP83111941

申请日：1980-03-10

申请人： EATON-OPTIMETRIX INC.

发明人： Phillips, Edward H. ,  Rauskolb, Rüdiger F.

IPC分类号： G05D03/20 ,  G05B19/23 ,  G05D13/62 ,  H03L07/08

CPC分类号： G05B19/232 ,  G05B2219/37275

摘要： Eine Positionsregelschaltung umfaßt eine erste Vorrich tung (116) zum Erzeugen einer Phasendifferenz zwischen einem Referenzsignal und einem darauf bezogenen Ein gangssignal, das durch ein Regelsignal bestimmt ist, und eine zweite, mit der ersten Vorrichtung gekoppelte Vorrich tung zum Erzeugen eines Positionsregelsignals, das propor tional zur Phasendifferenz zwischen dem Referenzsignal und dem Eingangssignal ist.

公开(公告)号：EP0073885A3

公开(公告)日：1984-07-25

申请号：EP82105453

申请日：1982-06-22

申请人： ANT Nachrichtentechnik GmbH

发明人： Burkert, Edgar, Dipl.-Ing. ,  Brauns, Herbert, Ing. grad.

IPC分类号： H03L07/08 ,  H03F03/19 ,  H03F01/42 ,  H03F03/68

CPC分类号： H03L7/093 ,  H03F3/68 ,  H03F2200/39

摘要： Die vorliegende Erfindung betrifft einen Regelverstärker innerhalb eines Phasenregelkreises (PLL).
Um unabhängig voneinander das Gleichspannungs- bzw. Niederspannungssignal und das Hochfrequenzsignal in einem gewünschten optimalen Maß verstärken zu können, ist der Regelverstärker aus der Parallelschaltung eines Niederfrequenzverstärkers (NFV) und eines Hochfrequenz verstärkers (HFV) gebildet.

公开(公告)号：EP0079689A3

公开(公告)日：1983-07-27

申请号：EP82305569

申请日：1982-10-20

申请人： SPERRY CORPORATION

发明人： Maine, Reuben Edwin

IPC分类号： G01S05/14 ,  H03L07/08 ,  H03J07/02

CPC分类号： G01S19/32 ,  G01S19/26

摘要： In a Global Positioning System type of navigation system, a biphase modulated radio frequency input signal is applied to the "front end" (11) of a double heterodyne receiver having a second intermediate frequency stage which operates in the audio frequency range. The audio output signal is phase locked to a 1 KHz reference signal and is applied to a microprocessor (24) for processing via an interface circuit which includes a relatively simple amplitude detector (51) and a biphase detector (54). The microprocessor (24) also controls the phase shifting of a pseudorandom noise code generator (70) whose output is modulated with the output of the first intermediate frequency stage of the receiver.

公开(公告)号：EP0198711A3

公开(公告)日：1988-07-20

申请号：EP86302803

申请日：1986-04-15

申请人： UNISYS CORPORATION

发明人： Pugh, Michael William

IPC分类号： H03L07/08

CPC分类号： H03L7/095 ,  Y10S331/02

摘要： An all digital circuit which operates with an electronic oscillator of the type that receives an input signal and synchronizes its oscillations to transitions in the input signal, comprises: a pulse-generating circuit (20) coupled to the oscillator for digitally forming periodic pulses in synchronization with selected oscillations of the oscillator; a detecting circuit (30) coupled to receive the pulses and the input signal for digitally detecting whether a transition occurs in the input signal in the absence of a pulse; and a counting circuit (40) coupled to the detecting circuit for digitally counting so long as the detecting circuit fails to detect a transition in the absence of a pulse and for indicating the oscillator is synchronized when the count reaches a predetermined number.

摘要翻译： 一种全数字电路，其操作与接收输入信号并将其振荡同步到输入信号中的转换的类型的电子振荡器，包括：脉冲发生电路20，耦合到振荡器，用于与所选择的同步数字地形成周期脉冲 振荡器的振荡; 耦合以接收脉冲的检测电路30和用于在没有脉冲的情况下在输入信号中是否发生转换的数字检测的输入信号; 以及计数电路40，其连接到检​​测电路用于进行数字计数，只要检测电路在不存在脉冲时不能检测到转换，并且当计数达到预定数量时指示振荡器同步。

公开(公告)号：EP0192104A3

公开(公告)日：1988-06-08

申请号：EP86101285

申请日：1986-01-31

申请人： HITACHI, LTD.

发明人： Aizawa, Iwao

IPC分类号： H03L07/08

CPC分类号： H03L7/085

摘要： @ An oscillating circuit using a phase locked loop which includes a voltage controlled oscillator (6), a phase comparator (3), a low pass filter (4) and a phase extractor (8) has a small circuit scale. Every repeat period of a reference pulse signal being provided to one input terminal of the phase comparator (3) and having a frequency of I/N times of an oscillating frequency of the voltage controlled oscillator, one of leading edges of the output pulses of the voltage controlled oscillator (6) near a leading edge of the reference pulse signal is selectively extracting by the phase extractor (8). The extracted leading edge of the output pulse of the voltage controlled oscillator (6) is provided to another input terminal of the phase comparator (3) and phase-compared with the leading edge of the reference pulse signal by the phase comparator (3). A phase error signal generated from the phase comparator (3) is supplied through the low pass filter (4) to the voltage controlled oscillator (6) as a control voltage thereof in order to stable the oscillating frequency.