摘要:
Le dispositif d'insertion de données (30) impose aux paquets un format fixe ayant une longueur prédéterminée L de la zone utile et structure les données suivant une trame de longueur fixe 1 qui est un sous-multiple de L. Un circuit (35) insère dans le préfixe de chaque paquet ou dans chaque trame un mot d'indice de continuité qui est incrémenté d'une unité à chaque paquet ou trame transmis ou diffusé. Le récepteur (20) de l'installation comporte des moyens (26) de détection de rupture d'incrémentation. Il peut comporter des moyens de création de données supplémentaires se substituant aux données manquantes en cas de perte d'un paquet.
摘要:
Zur Sicherung der seriellen Übertragungswege von und zu der Datenübertragungseinrichtung sowie des Pufferspeichers (PSP) ist nur eine einzige Sicherungseinrichtung (SE) vorgesehen, die mit einem zyklischen oder selbstkorrigierenden Code arbeitet. Dabei wird die Sicherungseinrichtung (SE) in jede Datenbewegung eingezogen und beim Einspeichern von Daten in dem Pufferspeicher (PSP) werden die ermittelten Sicherungszeichen (Si) ebenfalls abgespeichert. Bei notwendiger Parallel/Serienumsetzung werden die von einer der zu koppelnden Einrichtungen (z.B. A) in Paralleldarstellung angelieferten Daten in gleicher Form im Pufferspeicher (PSP) abgespeichert und die zugehörigen Sicherungszeichen in gleicher Weise wie die Daten über den Parallel/Serienumsetzer (S/P) geleitet. Damit entfällt der Aufwand für eine gesonderte Sicherungseinrichtung zur Überwachung des Pufferspeichers (PSP) wie bisher üblich Ausserdem führt die Verwendung von zyklischen oder selbstkorrigierenden Codes gegenüber Paritätskontrollen zu einem höheren Sicherungsgrad für den Pufferspeicher (PSP).
摘要:
Chaque information binaire est transmise sous forme d'un signal élémentaire occupant un intervalle de temps constant dit moment binaire. Une information binaire 1 est traduite alternativement par une impulsion ou une absence d'impulsion occupant tout le moment binaire correspondant; une information binaire 0 est normalement traduite par une impulsion occupant une moitié du moment binaire correspondant sauf dans le cas où elle est la première ou la dernière d'une séquence de n+1 informations binaires successives 0, la première étant traduite selon la règle précédente comme une information binaire 0, sauf si les informations binaires 1 apparues depuis la précédente séquence de n+1 informations binaires successives 0 sont en nombre pair cas où elle est traduite comme une information binaire 1 en respectant la règle de l'alternance, la dernière étant traduite selon la règle précédente comme une information binaire 1 en violant la règle de l'alternance. L'invention s'applique avantageusement aux liaisons à fibres optiques réunissant des jonctions codées en HDB 3 .
摘要:
Eine Schaltungsanordnung zur Korrektur von Daten enthält auf der Sendeseite ein Schieberegister (SR4), dessen Abgriffe an eine Paritätsstufe (PA31) angeschlossen sind. Die Anzahl der Zellen des Schieberegisters ist abhängig von der Anzahl der an die Paritätsstufe angeschlossenen Abgriffe. Folgen von Informationsbits und Paritätsbits werden rekurrent codiert und zur Empfangsseite übertragen. Ein empfangsseitiges Schieberegister (SR5) und empfangsseitige Paritätsstufen (PA41, PA42) haben den gleichen Aufbau wie die entsprechenden sendeseitigen Teile. Mit Hilfe eines Syndromregisters (SR6), einer Majoritätsstufe (M3) und einer Korrekturstufe (KORR) werden fehlerhafte Informationsbits korregiert. Die Länge des Syndromregisters ist von der Anzahl der am empfangsseitigen Schieberegister angeordneten Abgriffe abhängig. Die am Syndromregister befindlichen Abgriffe sind in gleichen Abständen wie beim sendeseitigen Schieberegister, aber in bezug zur Schieberichtung gespiegelt angeordnet. Aufgabe der beschriebenen Schaltungsanordnung ist die Korrektur von durch Bündelstörungen verursachten Fehlern auch für den Fall, daß zwischen diesen Bündelstörungen Fehler in der Verteilung eines weißen Rauschens auftreten. Diese Fehlerkorrektur ist möglich, weil die Informationsbits und die Paritätsbits, die zur Syndrombildung herangezogen werden, einen Mindestabstand von ungefähr x Informationbits bzw. Paritätsbits haben (x = Anzahl der Informationsbits, die häufig einer Bündelstörung angehören).
摘要:
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Codieren oder Decodieren, bei der Kontrollbits unter Verwendung eines zyklischen Codes dadurch gebildet werden, daß ein Informationspolynom durch ein Generatorpolynom geteilt wird. Die Codierung soll sich auf möglichst einfache Weise an die jeweiligen Erfordernisse anpassen lassen. Die Erfindung sieht hierzu eine Einrichtung (4) zum Aufteilen der Binärinformation in mehrere Wörter gleicher Bitzahl, einen Modulo-2-Addierer (7) und einen Teildecodierer vor. Der Teildecodierer teilt die Wörter durch das Generatorpolynom. Der dabei ermittelte Rest wird dem nächsten Wort im Modulo-2-Addierer (7) aufaddiert. Der Teilcodierer kann insbesondere ein ROM sein. Eine erfindungsgemäße Schaltungsanordnung ist insbesondere für den Einsatz in Fernwirkeinrichtungen geeignet (Fig.1).
摘要:
Arrangement in data transmission between a transmitting computer, sending signal words containing start-stop information, message words and address-control signal information, and a receiving computer, for providing separate supervision of faults on the transmission lines and of such errors which are caused by faults in the signal equipment pertaining to the computer of the transmitter side, intermediate stations or the computer on the receiver side. The arrangement comprises means for generating and checking two check sums which are mutually supplementary, an inner check sum (S) for monitoring the hardware incorporated in computers and intermediate stations on a transmission path, and an outer check sum (YS) for monitoring the transmission lines. A check sum generating circuit is associated with the transmitting computer, and contains an adding circuit and a register which, by adding all the message words in a complete signal word, generates the inner check sum (S). An outer check sum generating circuit generates the outer check sum (YS by adding the address - control signal information, message words and the inner check sum. The correctness of the respective signal sum is checked in possible intermediate stations by reestablishing the sums in adding circuits and by comparison in comparator circuits between the respective reestablished sum and the corresponding check sum coming from the line. In the intermediate station there is furthermore generated, with the aid of an adder and a register, a new outer check sum on the basis of changed address-control signal information. The correctness of the respective check sum is also checked in the receiving computer by reestablishing the sums in adding circuits and by comparison in comparator circuits between the respective reestablished sum and the corresponding check sum coming from the line. In every terminal where the sums are checked and compared there is the possibility of transmitting control signals in response to the comparison results, which signals initiate retransmission of the message or switching to another line.
摘要:
L'invention a pour objet un dispositif de surveillance en continu du fonctionnement de chacune des stations terminales d'une ligne de transmission numérique. Elle consiste à émettre sur une voie de service une information représentant la parité de l'information binaire à transmettre, entre des instants prédéfinis, et principalement en la possibilité de lever l'intermination de localisation d'une défaillance (l'une ou l'autre des stations terminales). Application aux transmissions bidirectionnelles à haut débit d'information.