-
-
公开(公告)号:EP3511854B1
公开(公告)日:2024-06-19
申请号:EP19150424.0
申请日:2019-01-04
CPC分类号: B41J2/17546 , B41J2/17566 , G06F21/73 , G06F2221/212920130101 , G06F21/44
-
3.
公开(公告)号:EP4354333A1
公开(公告)日:2024-04-17
申请号:EP22200529.0
申请日:2022-10-10
申请人: Nagravision Sarl
发明人: PELLETIER, Hervé
CPC分类号: G06F21/73 , G06F21/76 , G06F2221/03420130101 , G06F30/30
摘要: An integrated circuit device (100) is proposed. Such integrated circuit device comprises one or more specific block of logic gates (110) configured for generating deterministic internal state value changes inducing current leakages with corresponding deterministic variations in the integrated circuit device.
-
公开(公告)号:EP4131039B1
公开(公告)日:2024-03-20
申请号:EP22198384.4
申请日:2016-08-03
-
公开(公告)号:EP4318563A1
公开(公告)日:2024-02-07
申请号:EP23184828.4
申请日:2023-07-11
发明人: POSSEME, Nicolas , LANDIS, Stefan
IPC分类号: H01L23/00 , H01L21/768 , H01L21/311 , H01L21/321 , H01L23/485 , H01L23/544 , H04L9/32 , G06F21/73
摘要: L'invention porte sur un procédé de réalisation d'une zone d'individualisation d'une puce comprenant un niveau de composants et un niveau (30A) de contacts comportant des vias (30), le procédé comprenant les étapes suivantes :
- fournir le niveau de composants et une couche diélectrique (200),
- former sur la couche diélectrique (200) un masque (300),
- graver la couche diélectrique (200) au travers des ouvertures de masque (301) de façon à former des ouvertures (320, 320R) débouchant sur les zones de contact (20) du niveau de composants,
- former des résidus (R) fluorés en apportant des espèces fluorées sur au moins certaines zones de contact (20), les ouvertures (320, 320R) comprenant alors des ouvertures (320R) avec résidus fluorés et des ouvertures (320) sans résidus
- remplir les ouvertures (320, 320R) de sorte à former les vias (30) du niveau (30A) de contacts, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures sans résidus (320) et des vias altérés (30KO) au niveau des ouvertures avec résidus (320R).-
公开(公告)号:EP4274162A3
公开(公告)日:2024-01-17
申请号:EP23184715.3
申请日:2019-12-19
申请人: GN Hearing A/S
发明人: VENDELBO, Allan Munk
IPC分类号: H04R25/00 , G06F21/57 , H04W12/02 , H04W12/106 , H04W12/069 , H04L9/40 , G06F21/73 , G06F21/44 , H04W84/18
摘要: A hearing device and methods for operating a hearing device is discloed, the hearing device comprising a processing unit configured to compensate for hearing loss of a user of the hearing device; an interface; and a memory unit, wherein the memory unit has stored therein a first primary customer device identifier; a first model certificate comprising a first customer identifier; and second model data comprising a second model customer identifier and second model information data indicative of one or more available models for the hearing device, wherein the processing unit is configured to verify the second model data; and upon successful verification of the second model data, operate the hearing device according to the second model information data.
-
公开(公告)号:EP4280274A1
公开(公告)日:2023-11-22
申请号:EP23173324.7
申请日:2023-05-15
发明人: LANDIS, Stefan , EXBRAYAT, Yorrick
IPC分类号: H01L23/522 , H01L23/528 , H01L23/00 , G06F21/73 , H01L21/768
摘要: L'invention porte sur un procédé de réalisation d'une zone d'individualisation d'une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d'interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes :
• fournir le premier niveau (10A) et une couche diélectrique (200),
• former sur la couche diélectrique (200) un masque de gravure (300),
• déposer de façon aléatoire des particules (P) sur le masque de gravure (300),
• former une couche de lithographie (400) comprenant des motifs d'ouvertures (401, 401p),
• graver la couche de masque au travers des motifs d'ouvertures (401, 401p) pour former des ouvertures de masque (301, 301F), puis graver la couche diélectrique (200) au travers des ouvertures de masque (301, 301F), de façon à obtenir des ouvertures de via (320) fonctionnelles et des ouvertures de via dégradées (320F),
• remplir les ouvertures de via (320, 320F) de sorte à former les vias (30) du niveau (30A) d'interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures fonctionnelles (320) et des vias dysfonctionnels (30KO) au niveau des ouvertures dégradées (320F).-
公开(公告)号:EP4278559A1
公开(公告)日:2023-11-22
申请号:EP21840548.8
申请日:2021-12-16
申请人: Nagravision Sàrl
发明人: RUIZ, Luis , HUNACEK, Didier
-
公开(公告)号:EP4276666A1
公开(公告)日:2023-11-15
申请号:EP22173083.1
申请日:2022-05-12
摘要: The present invention provides a device for decentralized machine learning, the device comprising: an access control unit for controlling an access of a remote device to the device, a hardware security gate for checking a hardware integrity of the device, and a quality filter unit for filtering data provided for decentralized machine learning, wherein the access control unit and the quality filter unit are implemented on an FPGA.
-
公开(公告)号:EP3545459B1
公开(公告)日:2023-08-30
申请号:EP17894845.1
申请日:2017-02-01
发明人: SAROOR, Shaheen , NGUYEN, Nam H. , NGUY, Ted T.
-
-
-
-
-
-
-
-
-