公开(公告)号：EP3674890B1

公开(公告)日：2023-09-27

申请号：EP19209889.5

申请日：2019-11-19

发明人： Ghetie, Sergiu D.

IPC分类号： G06F9/24 ,  G06F9/32 ,  G06F9/26

公开(公告)号：EP3803577A1

公开(公告)日：2021-04-14

申请号：EP19814382.8

申请日：2019-05-22

申请人： Advanced Micro Devices, Inc.

发明人： EVERS, Marius ,  WILLIAMS, Douglas ,  VENKATACHAR, Ashok T. ,  KALAISELVAN, Sudherssen

IPC分类号： G06F9/38 ,  G06F9/26

公开(公告)号：EP3037956A4

公开(公告)日：2017-05-17

申请号：EP14837824

申请日：2014-08-15

申请人： SHANGHAI XINHAO MICROELECTRONICS CO LTD

发明人： LIN KENNETH CHENGHAO

IPC分类号： G06F9/38 ,  G06F9/26

CPC分类号： G06F9/32 ,  G06F9/26 ,  G06F9/261 ,  G06F9/30032 ,  G06F9/3005 ,  G06F9/30149 ,  G06F9/382

公开(公告)号：EP2023240B1

公开(公告)日：2016-03-09

申请号：EP07253310.2

申请日：2007-08-21

申请人： VIA Technologies, Inc.

发明人： Henry, G. Glenn ,  Parks, Terry

IPC分类号： G06F9/26

CPC分类号： G06F8/66 ,  G06F9/268 ,  G06F9/30145

公开(公告)号：EP2023239B1

公开(公告)日：2016-03-09

申请号：EP07253309.4

申请日：2007-08-21

申请人： VIA Technologies, Inc.

发明人： Glenn, Henry G. ,  Parks, Terry

IPC分类号： G06F9/26

CPC分类号： G06F8/66 ,  G06F9/268 ,  G06F9/30145

公开(公告)号：EP2940577A1

公开(公告)日：2015-11-04

申请号：EP14368020.5

申请日：2014-04-30

申请人： Dialog Semiconductor GmbH

发明人： Todd, Philip

IPC分类号： G06F9/32 ,  G06F9/30 ,  G06F9/26

CPC分类号： G06F8/665 ,  G06F3/0601 ,  G06F8/654 ,  G06F9/328 ,  G06F9/4401 ,  G06F9/4482 ,  G06F9/4484 ,  G06F2206/1014

摘要： Patching of program code stored in and directly executed from an OTP is supported by a patch mechanism that does not rely on additional hardware, external intervention or RAM. The features of the disclosure include using a patch daisy chain, delay considerations, non-destructive patching and nested subroutine calls. The techniques disclosed are equally applicable for OTP with an unprogrammed value of "1" as for unprogrammed values of "0".

摘要翻译： 存储在OTP中直接执行的程序代码的修补由不依赖附加硬件，外部干预或RAM的补丁机制支持。 本公开的特征包括使用补丁菊花链，延迟考虑，非破坏性修补和嵌套子程序调用。 所公开的技术同样适用于未编程值为“1”的OTP，对于未编程的值“0”。

公开(公告)号：EP1938182A2

公开(公告)日：2008-07-02

申请号：EP05755001.4

申请日：2005-05-20

申请人： TELEFLEX INCORPORATED

发明人： GRAHAM, Dennis

IPC分类号： G06F9/26

CPC分类号： F16C1/20 ,  F16C2361/65

摘要： A push pull cable (Fig 2) and a method of manufacturing a push pull cable (Fig |2) including a central wire (10), a first set of wires (12) wrapped around the central wire (10), a second set of wires (14) wrapped around the first set of wires (12), and a coating (16) formed around the second set of wires (14).

公开(公告)号：EP1435039B1

公开(公告)日：2007-11-07

申请号：EP02713653.0

申请日：2002-02-21

申请人： Sonics, Inc.

发明人： WEBER, Wolf-Dietrich

IPC分类号： G06F12/00 ,  G06F12/14 ,  G06F12/16 ,  G06F13/00 ,  G06F13/28 ,  G06F9/26 ,  G06F9/34 ,  G06F12/02 ,  G06F12/04 ,  G06F12/08 ,  G06F12/10 ,  G06F13/16

CPC分类号： G06F13/1621

摘要： The present invention provides for the scheduling of requests to one resource from a plurality of initiator devices. In one embodiment, scheduling of requests within threads and scheduling of initiator device access is performed wherein requests are only reordered between threads.

公开(公告)号：EP1435039A4

公开(公告)日：2006-06-28

申请号：EP02713653

申请日：2002-02-21

申请人： SONICS INC

发明人： WEBER WOLF-DIETRICH

IPC分类号： G06F12/00 ,  G06F12/02 ,  G06F13/16 ,  G06F9/26 ,  G06F9/34 ,  G06F12/04 ,  G06F12/08 ,  G06F12/10 ,  G06F12/14 ,  G06F12/16 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F13/1621

摘要： The present invention provides for the scheduling of requests to one resource from a plurality of initiator devices. In one embodiment, scheduling of requests within threads and scheduling of initiator device access is performed wherein requests are only reordered between threads.

公开(公告)号：EP1244007A2

公开(公告)日：2002-09-25

申请号：EP02090117.9

申请日：2002-03-21

申请人： Broadcom Corporation

发明人： Chou, Vivian Y. ,  Lee, Sherman ,  Lin, John H.

IPC分类号： G06F9/26

CPC分类号： G06F9/268 ,  G06F8/66 ,  G06F9/267 ,  G06F9/328

摘要： A microprocessor memory architecture including a read-only memory (ROM) with programmed microcode and a random access memory (RAM) capable of storing microcode and one or more data bits used for the selection of corresponding ROM or RAM microcode for execution. A multiplexer receives input signals from both the ROM microcode and RAM microcode, and a control signal which is one or more RAM data bits is used to select from the RAM or ROM microcode inputs for further execution by the microprocessor.

摘要翻译： 一种微处理器存储器架构，包括具有经编程的微码的只读存储器（ROM）和能够存储微码的一个随机存取存储器（RAM）以及用于选择相应的ROM或RAM微码以供执行的一个或多个数据位。 多路复用器接收来自ROM微码和RAM微码的输入信号，并且使用一个或多个RAM数据位的控制信号从RAM或ROM微码输入中进行选择以供微处理器进一步执行。