利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

302 条记录 (耗时 0.014 秒)

    Circuit for providing a logic gate function
    1.
    发明授权
    Circuit for providing a logic gate function 有权
    电路，用于提供一个逻辑门功能

    公开(公告)号：EP1668777B1

    公开(公告)日：2012-03-07

    申请号：EP04769381.7

    申请日：2004-09-10

    申请人： NXP B.V.

    发明人： GUIRAUD, Lionel

    IPC分类号： H03K19/086 ,  H03K19/21 ,  H03K3/2885

    CPC分类号： H03K3/2885 ,  H03K19/086 ,  H03K19/212

    摘要： The invention relates to an electronic circuit comprising differential signal input means, a combining stage, a discriminating stage and differential signal output means. The discriminating stage comprises four transistors (Q8, Q9, Q10, Q11) each having first electrodes (83, 93, 103, 113) and second electrodes (81, 91, 101, 111) and a respective gate electrode (82, 92, 102, 112). The first electrodes of said four transistors are connected to a common node. The combining stage is arranged to convert differential input signals into gate signals applied to the gate electrodes of some of said four transistors respectively.

    FLIP-FLOP-SCHALTUNGSANORDNUNG
    2.
    发明授权
    FLIP-FLOP-SCHALTUNGSANORDNUNG 有权
    触发器电路

    公开(公告)号：EP1618665B1

    公开(公告)日：2008-08-20

    申请号：EP04712561.2

    申请日：2004-02-19

    申请人： austriamicrosystems AG

    发明人： HÖSS, Wolfgang

    IPC分类号： H03K19/086

    CPC分类号： H03K3/2885 ,  H03K3/012 ,  H03K3/289

    摘要： The invention relates to a flip-flop circuit assembly comprising at least four differential amplifiers (1, 2, 3, 4) which are interconnected in such a way that a flip-flop D is formed. According to said invention principle, the emitter nodes (E1, E2) of the differential amplifiers (1, 2, 3, 4) are switched by means of the pair of switches (S1, S2) with respect to a power potential and are controlled by a differential input clock signal applied to a control input (CN, CP). The inventive flip-flop operates at a particularly low power voltage (VCC) and is particularly suitable for designing frequency dividers and shift registers.

    Logic circuit
    3.
    发明公开
    Logic circuit 审中-公开
    Logische Schaltung

    公开(公告)号：EP1168625A2

    公开(公告)日：2002-01-02

    申请号：EP01401706.5

    申请日：2001-06-27

    申请人： SONY CORPORATION

    发明人： Yuji, Gendai

    IPC分类号： H03K19/086

    CPC分类号： H03K19/086 ,  H03K19/013 ,  H03K19/212

    摘要： The invention provides a logic circuit which has a sufficient load driving capacity even in its operation with a low power supply voltage and can operate at a high speed. In a next stage to a differential circuit (11) having an output stage for which an emitter followers (Q13, Q14) are used, a folding circuit (12) in which a pair of transistors (Q15, Q16) of a diode connection are used to raise the signal level of differential outputs of the differential circuit (11).

    摘要翻译： 本发明提供一种逻辑电路，其即使在低电源电压的操作中也具有足够的负载驱动能力，并且可以高速运行。 在具有使用发射极跟随器（Q13，Q14）的输出级的差分电路（11）的下一级中，具有二极管连接的一对晶体管（Q15，Q16）的折叠电路（12） 用于提高差分电路（11）的差分输出的信号电平。

    DC-COUPLED ACTIVE PULL-DOWN ECL CIRCUIT WITH SELF-ADJUSTING DRIVE CAPABILITY
    4.
    发明授权
    DC-COUPLED ACTIVE PULL-DOWN ECL CIRCUIT WITH SELF-ADJUSTING DRIVE CAPABILITY 失效
    ACTIVE直流电源耦合下拉ECL电路具有调心驱动能力

    公开(公告)号：EP0696393B1

    公开(公告)日：2001-10-31

    申请号：EP94916599.7

    申请日：1994-04-29

    申请人： SYNERGY SEMICONDUCTOR CORPORATION

    发明人： WONG, Thomas, Sing, Wai

    IPC分类号： H03K19/086 ,  H03K19/013

    CPC分类号： H03K19/00376 ,  H03K19/0136

    摘要： A DC-coupled active pull-down ECL circuit ("LS-APD") has a pull-down drive that self adjusts to lead conditions. A current source (Q3) sinks emitter current from first (Q1) and second (Q2) bipolar transistors. The input signal (IN) is coupled to the base of the first transistor, whose collector signal is coupled to the base of a pull-up transistor (Qpu) whose emitter is the LS-APD output voltage node (OUT). The pull-up transistor is coupled between the upper rail (Vcc) and the second transistor's collector load resistor (R2). A pull-down transistor (Qpd) has its base coupled to the second transistor's collector, its collector coupled to the LS-APD output node, and its emitter coupled to a node receiving a regulated (Vreg) voltage. As load capacitance increases, the output voltage takes longer to drop sufficiently to turn off the pull-down transistor.

    DC OUTPUT LEVEL COMPENSATION CIRCUIT
    5.
    发明公开
    DC OUTPUT LEVEL COMPENSATION CIRCUIT 审中-公开
    SCHALTUNG ZUR KOMPENSATION DES GLEICHSTROMAUSGANGSPEGELS

    公开(公告)号：EP1110319A4

    公开(公告)日：2001-10-17

    申请号：EP99945223

    申请日：1999-08-26

    申请人： MAXIM INTEGRATED PRODUCTS ,  HISYS GMBH

    发明人： FILIP JAN

    IPC分类号： H03K19/086 ,  H03F1/30 ,  H03K17/14 ,  H03K17/60 ,  H03K19/003

    CPC分类号： H03K19/00376

    摘要： Disclosed is a circuit for compensating variations in an ECL circuit (200). The compensation circuit (210) is coupled to the differential pair (Q1/Q2) and the output stage (Q3/Q4) and is operative to develop a compensating voltage drop in the differential pair so as to compensate the DC output voltage level against temperature variations.

    摘要翻译： 公开了一种用于补偿ECL电路（200）中的变化的电路。 补偿电路（210）耦合到差分对（Q1 / Q2）和输出级（Q3 / Q4）并且可操作用于在差分对中产生补偿电压降以便补偿DC输出电压电平对温度 变化。

    Current mode logic circuit
    6.
    发明公开
    Current mode logic circuit 有权
    在电源开关技术的逻辑电路

    公开(公告)号：EP0973262A3

    公开(公告)日：2000-10-11

    申请号：EP99202261.6

    申请日：1999-07-12

    申请人： Texas Instruments Incorporated

    发明人： Bellaouar, Abdellatif

    IPC分类号： H03K19/086 ,  H03K19/094 ,  H03L7/193 ,  H03K23/66

    CPC分类号： H03K19/086 ,  H03K19/09432

    摘要： A new family of current mode logic (CML) gates (14) which, in one embodiment includes OR/NOR and AND/NAND gates, as well as more complex logic functions. The circuit uses a complementary signal to drive the gate of a feedback transistor (19) which has the effect of pseudo differential operation. Although it uses only single-ended inputs (A, B), because of this feedback aspect, the circuit has many of the advantages of a differential circuit such as low-voltage operation, higher immunity to noise, and less sensitivity to parasitic elements.

    Treiberschaltung
    9.
    发明公开
    Treiberschaltung 失效

    公开(公告)号：EP0792021A1

    公开(公告)日：1997-08-27

    申请号：EP97102007.8

    申请日：1997-02-07

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Wilhelm, Wilhelm, Dr.

    IPC分类号： H03K19/018 ,  H03K19/086

    CPC分类号： H04L25/02 ,  H03K17/14 ,  H03K17/666

    摘要： Treiberschaltung zum Treiben einer zwischen einen Ausgangsanschluß (1) und ein Bezugspotential (5) geschalteten Last

    mit einem ersten Transistor (2), dessen Kollektor an ein erstes Versorgungspotential (4) angeschlossen ist und dessen Emitter mit dem Ausgangsanschluß (1) verbunden ist,
    mit einem zweiten Transistor (3), dessen Kollektor mit dem Ausgangsanschluß (1) verbunden ist und dessen Emitter an das Bezugspotential (5) angeschlossen ist,
    mit einem emittergekoppelten Transistorpaar (6, 7), an dessen Basen ein symmetrisches Steuersignal (13, 14) angelegt ist, dessen einer Kollektor über einen ersten Widerstand (11) mit dem ersten Versorgungspotential (4) und dessen anderer Kollektor über einen zweiten Widerstand (12) mit dem Ausgangsanschluß (1) gekoppelt ist,
    mit einer steuerbaren Stromquelle (9, 10) zur Speisung des Transistorpaares (6, 7) und
    mit einer Steuereinrichtung (15, 16, 17) zum Steuern der Stromquelle (9, 10) proportional zu der zwischen erstem Versorgungspotential (4) und Bezugspotential (5) auftretenden Versorgungsspannung (Uv).

    摘要翻译： 驱动器电路控制连接在输出端子（1）和参考电压（5）之间的负载。 第一晶体管（2）具有连接到第一电源电压（4）的集电极和连接到输出端子的发射极。 第二晶体管（3）具有连接到输出端子的集电极和连接到参考电压的发射极。 发射极耦合晶体管对（6,7）具有连接到它们各自的基极端子的对称控制信号（13,14），通过第一电阻器（11）连接到电源电压的第一集电极，以及通过 到输出端的第二电阻器（12）。 受控电流源（9,10）馈送晶体管对。 通过控制装置（15,16,17），电流源与电源电压和参考电压之间的电压成比例。