呼吸解析装置、呼吸解析方法及びプログラム

    公开(公告)号:JP2017080141A

    公开(公告)日:2017-05-18

    申请号:JP2015212782

    申请日:2015-10-29

    Abstract: 【課題】患者にかかる負担が小さく、睡眠時無呼吸症候群の患者の顕在化を実現し得る呼吸解析装置を提供すること。【解決手段】実施形態によれば、呼吸解析装置は、人体に装着可能である。この呼吸解析装置は、装着者の加速度を計測する計測手段と、計測された加速度の時間的な変化を示す波形のうち、第1の周波数帯の波形における外れ値に基づいて、人体の動きを検出する検出手段と、検出された人体の動きが呼吸に起因した動きであるかどうかを判別する判別手段とを含む。【選択図】図4

    積層型セラミック電子部品

    公开(公告)号:JPWO2015098728A1

    公开(公告)日:2017-03-23

    申请号:JP2015554822

    申请日:2014-12-19

    Abstract: 【課題】0.5μm以下の内部電極層を有する積層型セラミック電子部品のクラック及びデラミネーションを抑制し抗折強度を良好とする。【解決手段】内部電極層と誘電体セラミック層とが交互に積層された積層体であって、前記内部電極層は電極途切れ部を有し、前記電極途切れ部の一部には、積層体の積層方向に直交する方向から断面を見て、誘電体セラミック層厚みよりも大きい誘電体セラミック粒子を含み、前記誘電体セラミック粒子は誘電体セラミック層を形成する誘電体セラミック粒子と同種の結晶構造を有し、誘電体セラミック層を挟んで対向する、内部電極層の少なくとも一方と接することを特徴とする積層型セラミック電子部品。【選択図】図3

    静電気対策素子
    15.
    发明专利
    静電気対策素子 有权
    ESD保护器件

    公开(公告)号:JPWO2014141988A1

    公开(公告)日:2017-02-16

    申请号:JP2015505428

    申请日:2014-03-06

    CPC classification number: H02H9/044 H01T1/22 H01T4/12 H02H9/06

    Abstract: 繰り返し使用の耐久性に優れ、かつ放電特性のばらつきを低減した静電気対策素子を提供する。積層された第1及び第2の絶縁性基板を有する絶縁性積層体と、絶縁性基板の間に配置され、側面が対向するように配置された第1及び第2の放電電極と、放電電極の側面に設けられ、ガラス質を含む第1の絶縁層と、放電電極の主面に設けられ、ガラス質を含む第2の絶縁層と、第1の絶縁層を介して放電電極の側面間に設けられると共に、第2の絶縁層を介して放電電極主面と少なくとも一部が重なるように設けられ、微小空間が不連続に点在した多孔質によって形成され、少なくとも1つ以上の中空部を有する放電誘発部とを備え、放電電極の側面間の距離をΔG、第2の絶縁層の厚みをΔZとしたとき、3μm≦ΔZ≦35μmかつΔG≦40μmを満たすことを特徴とする静電気対策素子。

    Abstract translation: 耐久重复使用,以及提供ESD保护器件与放电特性降低的变化。 具有布置在侧表面上的第一和第二绝缘衬底层叠,设置在绝缘衬底之间,并且第一和第二放电电极的绝缘层压板相对置,放电电极 经由包括玻璃体在第一绝缘层设置在所述第一绝缘层包括玻璃,所提供的放电电极的主表面上的侧表面,放电电极的第二绝缘层的侧表面之间 至少部分地穿过所述第二绝缘层在放电电极主表面被设置成重叠一起提供,由多孔微空间不连续地散布,至少一个中空部分形成 并且与放电电极.DELTA.G的侧表面之间的距离,放电诱发部当第二绝缘层作为的Δz,ESD保护,以满足3μm的≦ΔZ≦35μm的和.DELTA.G≦40微米的厚度 元素。

    カプラ、電子部品、及び電子部品の製造方法
    18.
    发明专利
    カプラ、電子部品、及び電子部品の製造方法 有权
    耦合器,在制造电子元件的方法中,与电子元件

    公开(公告)号:JPWO2013129251A1

    公开(公告)日:2015-07-30

    申请号:JP2014502175

    申请日:2013-02-22

    CPC classification number: H01P5/18 H01P5/185 H01P11/003 H03G1/0005 H03G3/3036

    Abstract: 導体膜と抵抗膜の接触抵抗を抑えつつ、周波数による減衰量の違いを低減する。カプラ1Aは、それぞれ基板(基板K1,平坦化膜H0,及び絶縁膜H01)上に設けられた入力端子及び出力端子と、基板上に設けられ、一端が入力端子に、他端が出力端子にそれぞれ接続された主線路と、それぞれ基板上に設けられた導体膜M1及び抵抗膜R1を含み、導体膜M1の一部で主線路と電磁気的に結合する副線路とを備え、導体膜M1は、配線パターンL23,L25を有し、抵抗膜R1は、配線パターンL23と基板との間に嵌入するように配置された端部R13aと、配線パターンL25と基板との間に嵌入するように配置された端部R13bとを含む抵抗膜パターンR13を有し、端部R13a,R13bはそれぞれ、少なくとも上面及び端面で導体膜M1に接触する。

    Abstract translation: 同时抑制导电膜与电阻膜的接触电阻,以降低与频率在衰减的差。 耦合器1A是设置在各基板和输入输出端子(基板K1,平坦化膜H0,和绝缘膜H01),设置在基板上,一端是输入端,其另一端被连接到输出端 包括分别连接主线路,每一个包含导电膜M1和电阻膜R1设置在基板上,与主线路的子线和电磁耦合与导体膜M1的一部分,导电层M1是 具有布线图案L23,L25,电阻膜R1被布置成与配线图案L23和基板之间的装配和布置R 13a中向,布线图案L25的端部和基板之间贴合 它有一个电阻膜图案R13包括通过端R13B,端R 13a中,R13B分别与导电膜M1至少上表面和端面接触。

Patent Agency Ranking