-
公开(公告)号：JP4944903B2
公开(公告)日：2012-06-06
申请号：JP2008550854
申请日：2007-01-15
Inventor： カサールサン，ギャネッシュ , リーラバッタナノン，クリスタポン
CPC classification number: H03F3/189 , G06F1/3203 , G06F1/3287 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , H03F2203/45386 , H03K23/544 , Y02D10/171
Abstract: An amplifier having multiple gain modes comprises a plurality of cascoded input transistors connected to an input and arranged in parallel, a degeneration stage connected to the input transistors and having a variable impedance, and switching means for switching between different modes of the amplifier by switching off one or more of the input transistors and varying the impedance of the degeneration stage.
-
公开(公告)号：JP2009524318A
公开(公告)日：2009-06-25
申请号：JP2008550854
申请日：2007-01-15
Inventor： カサールサン，ギャネッシュ , リーラバッタナノン，クリスタポン
CPC classification number: H03F3/189 , G06F1/3203 , G06F1/3287 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , H03F2203/45386 , H03K23/544 , Y02D10/171
Abstract: 多数のゲインモードを有する増幅器であって、入力に接続されかつ並列に配置される複数のカスコード入力トランジスタと、入力トランジスタに接続されかつ可変インピーダンスを有するデジェネレーション段と、１つ以上の入力トランジスタのスイッチを切ってデジェネレーション段のインピーダンスを変えることによって、増幅器の異なるモードを切り替えるためのスイッチング手段とを含む増幅器。
-
公开(公告)号：JP2009524321A
公开(公告)日：2009-06-25
申请号：JP2008550858
申请日：2007-01-19
Inventor： ドーキンス，マーク
CPC classification number: H04H40/18 , H04B1/30 , H04L25/063 , H04L25/085
Abstract: ＤＣオフセットを低減させる方法は、第１の可変信号と第２の可変信号を比較することと、前記比較に基づいて制御信号を生成することと、フィードバック信号を発生させる電荷ポンプに制御信号を供給することと、フィードバック信号に従って第１の信号および／または第２の信号を変え、それによって第１の信号のＤＣレベルと第２の信号のＤＣレベルとの差を低減させることとを含む。
-
Patent Agency Ranking
公开(公告)号：JP2009524320A
公开(公告)日：2009-06-25
申请号：JP2008550856
申请日：2007-01-15
Inventor： バーデット，アリソン
IPC: H03K19/00
CPC classification number: G06F1/3203 , G06F1/3287 , G11C5/144 , G11C5/147 , H03F3/189 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , H03K23/544 , Y02D10/171 , Y02D50/20
Abstract: 集積回路を制御する装置は、集積回路の少なくとも一部への電力を制御する電力制御装置を含む。 電力制御装置は、電源切断信号を受信するための第１の入力と、電源投入信号を受信するための第２の入力とに接続される。 電力制御装置は、集積回路の少なくとも一部が電源切断状態にあるときに、第２の入力で電源投入信号を受信すると、集積回路の少なくとも一部の電源を投入するように構成される。 また電力制御装置は、集積回路の少なくとも一部が電源投入状態にあるときに、第２の入力で受信する信号にかかわらず、集積回路の少なくとも一部を電源投入状態に維持するように構成される。 第２の入力が集積回路の構成要素にも接続されるように、集積回路を制御する装置が配置され、さらに集積回路を制御する装置は、集積回路の少なくとも一部が電源投入状態にあるとき、第２の入力を経由して集積回路の構成要素に信号を送信するための手段を含む。
-
公开(公告)号：JP2009524319A
公开(公告)日：2009-06-25
申请号：JP2008550855
申请日：2007-01-15
Inventor： ミラー，ロビン，ジェームズ
CPC classification number: H03K23/544 , G06F1/3203 , G06F1/3287 , H03F3/189 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , Y02D10/126 , Y02D10/171
Abstract: 入力クロック信号の周波数のＮ分の１（Ｎは奇数）である周波数を有する出力クロック信号を、入力クロック信号から得るための回路である。 回路は、ラッチリングとして構成される複数のラッチを有する。 ラッチは連続する対に配置され、各ラッチ対は、入力クロック信号の立ち上がりまたは立ち下がりエッジのいずれか一方でオンに切り替わる第１のラッチと、入力クロック信号の立ち上がりまたは立ち下がりエッジのいずれか他方でオンに切り替わる第２のラッチとを備える。 ＲＳフリップフロップは、立ち上がりエッジでオンに切り替わるラッチリングからの出力をセットおよびリセット入力のいずれか一方で受信し、かつ立ち下がりエッジでオンに切り替わるラッチリングからの出力をセットおよびリセット入力のいずれか他方で受信するように連結される。 前記出力クロック信号はＲＳフリップフロップの出力に供給される。
-
公开(公告)号：JP5026438B2
公开(公告)日：2012-09-12
申请号：JP2008550856
申请日：2007-01-15
Inventor： バーデット，アリソン
IPC: H03K19/00
CPC classification number: G06F1/3203 , G06F1/3287 , G11C5/144 , G11C5/147 , H03F3/189 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , H03K23/544 , Y02D10/171 , Y02D50/20
Abstract: Apparatus for controlling an integrated circuit comprises a power control device for controlling the power to at least part of the integrated circuit, the power control device is connected to a first input, for receiving a power-down signal, and a second input, for receiving a power-up signal, the power control device is adapted to power-up the at least part of the integrated circuit if a power-up signal is received at the second input when the at least part of the integrated circuit is in a powered-down state, and the power control device is further adapted to maintain the at least part of the integrated circuit in the powered-up state regardless of any signal received at the second input when the at least part of the integrated circuit is in a powered-up state, the apparatus is arranged so that the second input is also connected to a component of the integrated circuit and the apparatus comprising means for sending a signal to the component of the integrated circuit via the second input when the at least part of the integrated circuit is in the powered-up state.
-
公开(公告)号：JP4977717B2
公开(公告)日：2012-07-18
申请号：JP2008550855
申请日：2007-01-15
Inventor： ミラー，ロビン，ジェームズ
CPC classification number: H03K23/544 , G06F1/3203 , G06F1/3287 , H03F3/189 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , Y02D10/126 , Y02D10/171
Abstract: A circuit for deriving an output clock signal from an input clock signal, the output clock signal having a frequency which is 1/Nth of the frequency of the input clock signal, where N is an odd number. The circuit comprises a plurality of latches configured as a latch ring, the latches being arranged in successive pairs, each pair of latches comprising a first latch that switches on one of the rising or falling edge of the input clock signal, and a second latch that switches on the other of the rising or falling edge of the input clock signal. An RS flip flop is coupled to receive at one of its set and reset inputs an output from the latch ring that is switched on a rising edge, and at the other of the set and reset inputs an output from the latch ring that is switched on a falling edge. Said output clock signal is provided at an output of the RS flip flop.
-
公开(公告)号：JP2009524322A
公开(公告)日：2009-06-25
申请号：JP2008550859
申请日：2007-01-19
Inventor： ドーキンス，マーク , チャン，チュン ケイ トーマス
IPC: H04B1/26
CPC classification number: H03L7/1976 , G06F1/3203 , G06F1/3287 , H03D7/16 , H03F3/189 , H03F3/45188 , H03F2200/294 , H03F2200/372 , H03F2200/489 , H03F2200/492 , H03J1/005 , H03K23/544 , H04H2201/20 , Y02D10/126 , Y02D10/171 , Y02D50/20 , Y02D70/00 , Y02D70/12 , Y02D70/122
Abstract: 周波数発生回路は、入力周波数を供給する水晶発振器（１０）と、位相ロックループ回路（２８）と、位相ロックループ回路からの出力を分周するプログラマブル分周器（４２）とを含む。 周波数発生回路は、ＤＡＢおよびＦＭチューナ（５０，６０，７０）のそれぞれに供給するための複数の異なる出力周波数を発生させる。 周波数発生回路は、ベースバンド回路（１４）とともに、電波受信器（１、２）において用いることができる。 同じ発振器と位相ロックループ回路とを用いてベースバンド回路を駆動する。
Abstract translation: 频率发生电路包括用于提供输入频率的晶体振荡器（10），锁相环电路（28）和用于对来自锁相环电路的输出进行分频的可编程分频器（42）。 频率发生电路可以产生多个不同的输出频率以供应给相应的DAB和FM调谐器（50,60,70）。 频率发生电路可以与无线电接收机（1,2）中的基带电路（14）一起使用。 使用相同的振荡器（10）和锁相环电路驱动基带电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.015 seconds)
