高周波増幅器モジュール
    1.
    发明专利

    公开(公告)号:JP2018032916A

    公开(公告)日:2018-03-01

    申请号:JP2016162377

    申请日:2016-08-23

    发明人: 中嶋 礼滋

    IPC分类号: H03F3/68 H03F3/24

    摘要: 【課題】並列接続された複数の高周波増幅用トランジスタの出力信号間の位相差が抑制され、合成効率が改善された高周波増幅器モジュールを提供する。 【解決手段】半導体基板200は、複数の高周波増幅用トランジスタに対するエミッタ用電極PeD21、PeD22、PeD23、PeD24を備える。絶縁性基板80は、複数のランド電極811、812、813、814、グランド電極830、840、および、複数のインダクタ電極711、721、731、741を備える。複数のランド電極は、絶縁性基板の表面または該表面付近に形成され、複数のエミッタ用電極がそれぞれに接合されている。グランド電極は、絶縁性基板の内部に形成されている。複数のインダクタ電極は、複数のランド電極と、グランド電極830およびグランド電極840のいずれかと個別の長さで接続する。 【選択図】図3

    Amplifier circuit
    3.
    发明专利
    Amplifier circuit 有权
    放大器电路

    公开(公告)号:JP2013110645A

    公开(公告)日:2013-06-06

    申请号:JP2011255207

    申请日:2011-11-22

    发明人: MURAKAMI TADAMASA

    IPC分类号: H03F1/52 H03F1/26 H03F3/193

    摘要: PROBLEM TO BE SOLVED: To limit an excessive input signal within a range of an upper-limit voltage and a lower-limit voltage while suppressing deterioration of a noise figure.SOLUTION: An amplifier circuit includes: an input transistor; a resistance element whose first end is connected to a gate of the input transistor and whose second end is connected to a bias voltage; and a protection circuit that is connected to the gate of the input transistor and limits an input into the gate of the input transistor within a range of an upper-limit voltage and a lower-limit voltage (adjustable) with the bias voltage as a reference.

    摘要翻译: 要解决的问题:在抑制噪声系数的恶化的同时,限制在上限电压和下限电压的范围内的过大的输入信号。 解决方案:放大器电路包括:输入晶体管; 电阻元件,其第一端连接到输入晶体管的栅极,其第二端连接到偏置电压; 以及保护电路,其连接到输入晶体管的栅极并且在偏置电压作为参考的上限电压和下限电压(可调整)的范围内限制输入到输入晶体管的栅极的输入 。 版权所有(C)2013,JPO&INPIT

    Amplification circuit and radio communication device
    4.
    发明专利
    Amplification circuit and radio communication device 有权
    放大电路和无线电通信装置

    公开(公告)号:JP2013110588A

    公开(公告)日:2013-06-06

    申请号:JP2011254075

    申请日:2011-11-21

    发明人: MURAKAMI TADAMASA

    IPC分类号: H03F1/02 H03F3/19

    摘要: PROBLEM TO BE SOLVED: To provide an amplification circuit that is configured to block a current flow to a CMOS LNA circuit while the CMOS LNA circuit is inoperative without increasing an NF.SOLUTION: The amplification circuit provided includes: an input transistor having a gate electrode, a drain electrode and a source electrode connected with a signal input terminal for inputting a received radio signal, a power terminal and a ground terminal, respectively; a first switch disposed between the signal input terminal and the gate electrode of the input transistor; and a second switch disposed between the power terminal and the drain electrode of the input transistor. A predetermined bias voltage is applied to the gate electrode of the input transistor. For radio signal reception, the first switch and the second switch are simultaneously turned on. For radio signal transmission, the first switch and the second switch are simultaneously turned off with the predetermined bias voltage kept being applied to the gate electrode of the input transistor.

    摘要翻译: 要解决的问题:提供一种放大电路,其被配置为在CMOS LNA电路在不增加NF的情况下不工作时阻断到CMOS LNA电路的电流。 提供的放大电路包括:输入晶体管,其具有分别用于输入接收到的无线电信号的信号输入端子,电源端子和接地端子的栅极电极,漏极电极和源极电极; 设置在输入晶体管的信号输入端和栅电极之间的第一开关; 以及设置在输入晶体管的电源端子和漏电极之间的第二开关。 预定的偏置电压被施加到输入晶体管的栅电极。 对于无线电信号接收,第一开关和第二开关同时导通。 对于无线电信号传输,第一开关和第二开关同时被切断,预定的偏压保持施加到输入晶体管的栅电极。 版权所有(C)2013,JPO&INPIT

    Power control circuit
    10.
    发明专利

    公开(公告)号:JP2009524320A

    公开(公告)日:2009-06-25

    申请号:JP2008550856

    申请日:2007-01-15

    IPC分类号: H03K19/00

    摘要: 集積回路を制御する装置は、集積回路の少なくとも一部への電力を制御する電力制御装置を含む。 電力制御装置は、電源切断信号を受信するための第1の入力と、電源投入信号を受信するための第2の入力とに接続される。 電力制御装置は、集積回路の少なくとも一部が電源切断状態にあるときに、第2の入力で電源投入信号を受信すると、集積回路の少なくとも一部の電源を投入するように構成される。 また電力制御装置は、集積回路の少なくとも一部が電源投入状態にあるときに、第2の入力で受信する信号にかかわらず、集積回路の少なくとも一部を電源投入状態に維持するように構成される。 第2の入力が集積回路の構成要素にも接続されるように、集積回路を制御する装置が配置され、さらに集積回路を制御する装置は、集積回路の少なくとも一部が電源投入状態にあるとき、第2の入力を経由して集積回路の構成要素に信号を送信するための手段を含む。